【課題】アバランシェ破壊した半導体素子に電流が流れ続けることを抑えることができる、半導体素子の試験装置を提供すること。
【解決手段】コイル１４と、コイル１４に接続される半導体素子１０がアバランシェ破壊した後にコイル１４に流れる電流を還流させる還流回路（コイル１４→リレー４→ダイオード１６→コイル１４の電流経路）とを備え、前記還流回路が、コイル１４と半導体素子１０が構成された閉回路（コイル１４→半導体素子１０→ダイオード１３，２１→コイル１４の電流経路）よりも低いインピーダンスを有する、半導体素子の試験装置。 （もっと読む）

【課題】本発明は、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能な半導体テスト治具およびそれを用いた耐圧測定方法を提供することを目的とする。
【解決手段】本発明による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で囲むように設けられた絶縁物２とが配設されたサセプタ１と、サセプタ１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、サセプタ１側の面上に半導体チップ４を載置することが可能な下電極ステージ７とを備え、下電極ステージ７に半導体チップ４を載置してサセプタ１と下電極ステージ７とが接近する方向に移動する際、プローブピン３が半導体チップ４に形成された表面電極５と接触するとともに、絶縁物２が半導体チップ４および下電極ステージ７の両方に接触することを特徴とする。 （もっと読む）

【課題】被検体の破壊後に継続電流による被検体の損傷拡大や試験回路の損傷を抑制可能な半導体試験装置を提供する。
【解決手段】電源部２１と被検体１０との間に設けられ、被検体１０の破壊時に被検体１０に流れる電流を遮断する半導体スイッチ２２ａのターンオフ時に発生するサージ電圧を吸収するスナバ回路として、放電阻止型のスナバ回路２３を用いることで、半導体スイッチ２２ａがターンオフ後に流れる継続電流を減少でき、被検体１０の損傷の拡大及び試験回路の損傷が抑制される。 （もっと読む）

【課題】半導体チップを樹脂封止した半導体素子において、樹脂封止部１５の絶縁耐量試験とその他の特性試験を同時に行い、試験コストを低減できて、特性試験装置全体の占有面積を減少できる半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法を提供する。
【解決手段】絶縁耐量を試験するための電圧印加治具１を半導体素子の樹脂封止部１５に接触させ、この電圧印加治具１に静特性試験または動特性試験で印加される高電圧を印加することで、特性試験（漏れ電流試験、耐圧特性試験、Ｌ負荷試験など）と同時に樹脂封止部１５の絶縁耐量試験も行う。 （もっと読む）

【課題】極めて短時間の放電光を安価な構成で検出できる放電光検出回路を提供する。
【解決手段】放電光検出回路１４は、端子１０ａに基準値以上の電圧が加えられた時に導通する電子部品１０において発生し得る放電光を検出する。放電光検出回路は、受光素子１４ａと、増幅部１４ｂと、判定部１４ｃと、オフディレイ部１４ｄと、制御部１４ｅとを備える。受光素子は、検査電極１１から端子に基準値以上の検査電圧または所定の検査電流が加えられた時に発生し得る放電光Ｌを受光して、電気信号Ａに変換する。増幅部は電気信号を増幅する。判定部は、増幅された電気信号Ｂが予め定められた判定値Ｘ以上である期間に判定信号Ｃを出力する。オフディレイ部は、判定信号のオフタイミングを遅延させた遅延判定信号Ｄを出力する。制御部は、遅延判定信号が出力されているか否か定期的に判定し、遅延判定信号が出力されている場合に放電光検出信号Ｅを出力する。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行うことにより、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有し、同一回路構成として、高圧コンデンサ４から高耐圧リレー３さらに印加抵抗５を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査対象デバイス６の個数分だけ並列に有している。 （もっと読む）

【課題】ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐこと。
【解決手段】ラッチアップ試験装置は、被試験端子の電位をプルアップおよびプルダウンして被試験端子がハイインピーダンス状態であるか否かを検出するとともに、プルアップおよびプルダウン動作に伴って被試験端子の論理状態が反転する前後において、定電圧源から被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第１の差分とするとともに、被試験端子に電流パルスを印加する前後において定電圧源から電源端子へ供給される電源電流を測定して両者の差分を第２の差分とし、第１の差分と第２の差分とを比較することで、ラッチアップが発生したか否かを判定する。 （もっと読む）

【課題】検査対象の複数個のデバイスに対して一括して、規格に適合した電流波形（または電圧波形）で明確かつ正確に高電圧印加試験を行う場合にも、簡単な構成でショート不良が混在することなく、高電圧検査を大幅に効率よく行う。
【解決手段】ＥＳＤ試験装置１は、所定の高電圧を出力する高電圧電源２と、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての高圧コンデンサ４と、高圧コンデンサ４からの所定の高電圧を印加抵抗５を通して出力する高電圧出力部と、この高電圧電源２からの所定の高電圧を高圧コンデンサ４側に接続するかまたは高圧コンデンサ４からの所定の高電圧を高電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３とを有する。 （もっと読む）

【課題】逆バイアス安全動作領域を正確に測定することができる逆バイアス安全動作領域測定装置を得る。
【解決手段】逆バイアス安全動作領域測定装置１は、被測定ＩＧＢＴ２の逆バイアス安全動作領域を測定するための装置である。逆バイアス安全動作領域測定装置１は、パワーＭＯＳＦＥＴ７と、被測定ＩＧＢＴ２のコレクタ電圧に基づいて制御電圧を生成してパワーＭＯＳＦＥＴ７のゲートに印加する制御電圧生成回路８とを備える。被測定ＩＧＢＴ２のコレクタ電圧がクランプ電圧を超えると、パワーＭＯＳＦＥＴ７がＯＮして、コレクタ電圧が下がる。一方、被測定ＩＧＢＴ２のコレクタ電圧がクランプ電圧を下回ると、パワーＭＯＳＦＥＴ７がＯＦＦして、コレクタ電圧が上がる。 （もっと読む）

【課題】低い耐圧特性、及び大きな電流が流れる被検査半導体装置を、破壊することなく実際の使用環境と略一致の条件にて耐圧検査する。
【解決手段】
被検査半導体装置に電圧を印加するための電源を二つ設ける。片方の電源は、被検査半導体装置の破壊電圧以下の電圧を常に印加する。もう片方の電源は、所望の検査条件の電流を流すために必要な電圧を、被検査半導体装置の制御信号と同期させて印加する。この結果、被検査半導体装置には実際の使用環境と同様に、常に一定のストレスが印加された状態となり、実用的な耐圧検査が可能となる。 （もっと読む）

【課題】 半導体素子に過剰な電流が流れることを防止可能な検査装置等を提供する。
【解決手段】 検査装置１００は、半導体素子１０と、電源２０と、スイッチング素子２４と、制御部５０と、切替部７０と、検査部２６とを備える。スイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子１０をオンさせる状態で、電源２０によって半導体素子１０に電流が流れる時、制御部５０は、半導体素子１０が仮に電流破壊した時のスイッチング素子２４に流れ得る飽和電流を第１の値に設定する。スイッチング素子２４が電源２０と半導体素子１０との間を接続し、且つ切替部７０が半導体素子１０をオフさせる状態で、電源２０が半導体素子１０に電圧を印加する時、制御部５０は、半導体素子１０が仮に電圧破壊した時のスイッチング素子２４に流れ得る飽和電流を第１の値よりも小さい第２の値に設定する。 （もっと読む）

【課題】ウエハテストで仕様最大電圧の試験を行うときに、半導体素子の電極間の距離を広げる方法や高価なプローバを使用する方法を用いずに、高電圧印加時の空気放電を防止することができる半導体素子試験方法および半導体素子試験装置を提供する。
【解決手段】複数の半導体素子が作成されたウエハに対し、該半導体素子の電気的特性を検査する半導体素子試験方法であって、上記複数の半導体素子のうち検査対象の半導体素子の電極を、外部端子と電気的に接続させるステップ（Ｓ１１）と、上記電極と上記外部端子とが電気的に接続された状態で、上記検査対象の半導体素子の表面に、供給部から電離性の低い液体または気体を供給するステップ（Ｓ１２）と、上記表面が上記液体または気体で覆われた状態で、上記検査対象の半導体素子に、電圧印加部から上記外部端子を介して試験電圧を印加するステップ（Ｓ１３）とを含む。 （もっと読む）

【課題】被試験デバイスへ過剰な電流が流入することを防ぐ。
【解決手段】被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する電源電圧を発生する電源部と、前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部とを備える試験装置を提供する。 （もっと読む）

【課題】試験の異常時において被試験デバイスへの電源供給を高速に遮断する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部と被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、被試験デバイスへの電圧の供給を遮断する場合において、複数の半導体スイッチをオフとする制御部と、を備える試験装置を提供する。 （もっと読む）

【課題】被測定対象のスクリーニングを簡易かつ低コストで実現できる半導体素子の試験装置およびその試験方法を提供することである。
【解決手段】本発明にかかる半導体素子の試験装置は、電圧出力回路１０と、第１のスイッチ２１と、第２のスイッチ２２と、被測定対象４０のゲート端子に印加される電圧を生成する駆動回路３０と、を備える。電圧出力回路１０は、入力電圧Ｖｃが所定の基準電圧Ｖｒｅｆよりも低い場合、第１の電圧として第１のスイッチ２１をオフ状態とする電圧を、第２の電圧として第２のスイッチ２２をオン状態とする電圧をそれぞれ出力する。また、入力電圧Ｖｃが基準電圧Ｖｒｅｆよりも高い場合、第１の電圧として第１のスイッチ２１をオン状態とする電圧を、第２の電圧として第２のスイッチ２２をオフ状態とする電圧をそれぞれ出力する。 （もっと読む）

【課題】多様な条件に基づいて、被試験デバイスへの電源電力を遮断する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに電源電力を供給する電源部と、被試験デバイスの状態を示す特性値を検出し、特性値を予め定められた閾値と比較する比較部と、比較部における比較結果に基づいて、電源部から被試験デバイスに供給される電源電力を遮断する遮断部と、比較部における閾値、または、特性値を検出する検出タイミングの少なくとも一方を変更する制御部とを備える試験装置を提供する。 （もっと読む）

【課題】パワーデバイスの静特性及び動特性（スイッチング特性）をウエハレベルで確実に測定することができるプローブ装置を提供する。
【解決手段】本発明のプローブ装置１０は、ダイオードを含むパワーデバイスが複数形成された半導体ウエハＷを載置する移動可能な載置台１２と、載置台１２の上方に配置されたプローブカード１３と、少なくとも載置台１２の上面に形成された導体膜と半導体ウエハＷの裏面に形成された導体層とが導通する状態で半導体ウエハＷにプローブ１３Ａを電気的に接触させてパワーデバイスの電気的特性をウエハレベルで測定するテスタ１５と、を備え、プローブカード１３の外周縁部に導通ピン１４を設け、パワーデバイスの電気的特性をウエハレベルで測定時に、導通ピン１４を介して載置台１２の導体膜電極（コレクタ電極）とテスタ１５とを電気的に接続する。 （もっと読む）

【課題】被試験デバイス及び試験装置を保護する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに試験電流を流す経路に設けられた、誘導成分を有する誘導負荷部と、誘導負荷部からの試験電流を被試験デバイスに供給するか否かを切り替える切替部と、被試験デバイスの状態に応じて切替部を切り替えて経路を遮断する遮断制御部と、誘導負荷部と切替部との間の経路の電圧を、予め定められたクランプ電圧以下に制御する電圧制御部とを備える試験装置を提供する。 （もっと読む）

【課題】地球環境への負荷を低減し、かつ、試験装置や試験のための設備を複雑にすることなく、高電圧試験を実現する。
【解決手段】この試験装置１は、圧力容器１０と、圧力容器１０の内部空間１３に配置され、被試験体１２が載置される載置台３０と、圧力容器１０の内部空間１３に配置され、載置台３０に載置された被試験体１２に試験電圧を供給する試験電極２６，２７と、圧力容器１０の内部空間１３の気圧を上昇させる加圧手段と、を有し、加圧手段により圧力容器１０の内部空間１３の気圧を上昇させた状態で、載置台３０に載置された被試験体１２に試験電極２６，２７から試験電圧を供給して、被試験体１２の試験を行う。 （もっと読む）

【課題】稼働効率を低下させることなく、試験の信頼性の向上させる。
【解決手段】本発明に係るＥＳＤ試験装置１は、耐性試験用の静電気放電を発生させるＥＳＤ発生手段１１と、静電気放電の波形特性を測定するＥＳＤ波形測定手段２１，２２と、静電気放電の発生回数をカウントするカウンタ２３と、該発生回数が閾値に達した場合に静電気放電の波形特性の測定を行う制御手段１６とを備える。制御手段１６は、波形特性が所定の規格に適合するか否かを判定し、適合しないと判定した場合に耐性試験の実施を禁止することが好ましい。 （もっと読む）