【課題】 冗長救済後も冗長救済前に用いたテストパターンを用いてテストすることができる半導体記憶装置を提供することを目的とする。
【解決手段】 メモリ領域１０内にメモリセル領域２０と冗長メモリセル領域３０を含め、データの書き込み回路１００と、データの読み出し回路１１０と、メモリセル領域１０中で不良が発生した場合に不良メモリセルの不良情報を記憶する不良情報記憶回路１２０と、不良情報記憶回路１２０の不良情報に含まれるアドレス情報とメモリセル領域１０のメモリセルを選択するアドレスを比較するアドレス比較回路１３０と、アドレス比較回路１３０においてアドレスが一致したときにデータを変換するかどうかの判定を行うデータ判定回路１４０と、データ判定回路１４０からの信号を元に書き込み回路１００へのデータ、及び読み出し回路１１０からのデータを変換するデータ変換回路１５０を備える。 （もっと読む）

【課題】一定時間内に検査できる半導体装置の個数を増やして、検査の効率を向上させるコンパレータ回路の検査方法を提供する。
【解決手段】入力信号として「Ｖ１＜Ｖｔｈ」の第１電圧：Ｖ１を印加してコンパレータの出力信号がハイレベルとなることを確認（ステップ１０１）、入力信号として「Ｖ２＞Ｖｔｈ」の第２電圧：Ｖ２を印加してコンパレータの出力信号がローレベルとなることを確認（ステップ１０２）、入力信号を第１電圧：Ｖ１から第２電圧：Ｖ２の範囲で掃引してコンパレータの出力信号がハイレベルからローレベルに変化を確認（ステップ１０３）。ステップ１０１，ステップ１０２，ステップ１０３のすべてにおいて「パス」判定のとき良品として検査を終了、いずれかのステップで「フェイル」判定のとき不良として検査を終了する。検査前半にて求める入力信号の電圧レベルのないものは「フェイル」となるため検査時間を短縮して効率を向上できる。 （もっと読む）

【課題】弱い書き込みテストモード(WWTM) の設定値を調整又は較正するための改善された手法の提供。
【解決手段】少なくとも１つの実施形態によれば、方法は、回路(101)の基準メモリセル(110)の駆動電流を測定(401)し、基準メモリセルの測定された駆動電流に基づいて、欠陥メモリセルを模倣するために回路の較正メモリセル(120)に供給されるべき駆動電流を決定する(402)ことを含む。方法は更に、較正メモリセルに決定された駆動電流を供給し、較正メモリセルを使用して、欠陥ＲＡＭセルを検出するために弱い書き込みテストにより利用されるべき弱い書き込み強度を決定する(403)ことを含む。 （もっと読む）

【課題】メモリデバイスの検査効率を向上する。
【解決手段】メモリデバイスのテストシステムは、複数の異なる試験条件に基づいて、複数の異なるリダンダンシテストをメモリデバイスに対して行うテスタ１０２を備える。テストシステムは、ウェハテストホスト１０１を備える。テスタ１０２は、複数の異なる試験の試験結果を合成して、合成試験結果を得る。ウェハテストホスト１０１は、合成試験結果に基づいて、前記メモリデバイスの処理の判断を行うリペア装置１０３を備える。リペア装置１０３は、この判断結果に基づいて、メモリデバイスを処理する。 （もっと読む）

【課題】ＤＱ圧縮テストモードによる半導体装置の試験の実施時に、テストコードを変更することなく、ビット線の電位を任意にＨレベルまたはＬレベルに設定すること。
【解決手段】複数の入出力パッドのうち、一部の代表入出力パッドにのみ試験用の針を当て、代表入出力パッドから入力されたデータを、圧縮データ展開回路６３１により、すべての入出力バッド分のデータに展開する。また、メモリセルから読み出された、すべての入出力バッド分のデータを、ＤＱ圧縮判定回路により、一部の入出力バッド分ずつ複数の組に分け、その組ごとに、あらかじめメモリセルに書き込まれたデータと比較する。このような構成によって、試験のための入力データを動的に変更させ、試験を行うためのテストモードエントリを行うだけで、複数のテストパターンでのデータの書き込みと読み出しが連続して行われる。 （もっと読む）