【課題】製品ボードに搭載される製品ＦＰＧＡの端子数に制限されず、内部信号の観測を可能とし、製品ＦＰＧＡを製品ボードに搭載された実使用状態で論理検証することが可能な評価システムを提供することを課題とする。
【解決手段】評価システム１は、製品ボード２、評価ボード３、およびそれらを接続するシリアル・インターフェース５を備える。製品ボード２に搭載される製品ＦＰＧＡ６はコアロジック６０に入力される外部入力信号を分岐する分岐回路６１を備える。評価ボード３は観測ＦＰＧＡ８を備える。観測ＦＰＧＡ８はコアロジック６０と論理的に等価な観測コアロジック８１および観測コアロジック８１の内部信号を取得する内部信号取得回路８２を備える。コアロジック６０の実動作に供される外部入力信号が評価ボード３に送られ観測コアロジック８１がコアロジック６０の実動作と等価に動作する。その時の内部信号を取り出し論理検証を行う。 （もっと読む）

【課題】高速多値信号を試験可能な試験装置を提供する。
【解決手段】パターン発生器ＰＧは、Ｉ／Ｏ端子Ｐ_ＩＯに入力される被試験信号Ｓ１と比較すべきしきい値電圧Ｖｔｈを指定する制御データＳ１１を発生するとともに、被試験信号Ｓ１としきい値電圧Ｖｔｈの比較結果の期待値を示す期待値データＥＸＰ２を発生する。しきい値電圧発生器１０は、制御データＳ１１に応じた電圧レベルを有するしきい値電圧Ｖｔｈを、第１タイミング信号Ｓｔ１が指定する設定タイミングｔ_Ｖごとに生成する。レベルコンパレータＣｐは、被試験信号Ｓ１の電圧レベルをそれと対応するしきい値電圧Ｖｔｈと比較する。タイミングコンパレータＴＣは、レベルコンパレータＣｐの出力Ｓ３を、第２タイミング信号Ｓｔ２が指定するストローブタイミングでラッチし、比較信号Ｓ４を生成する。タイミング調節部５０は第１タイミング信号Ｓｔ１の位相を調節する。 （もっと読む）

【課題】メモリのテスト時の消費電流を抑え、メモリテスト時の周波数を高速化する。
【解決手段】制御回路１０３は、第１及び第２のテストパタンジェネレータ１０４、１０５によるテストがともにライトの場合、一方のテストパタンジェネレータによるテストシーケンスの実行を許可し、他方のテストパタンジェネレータに対してテストシーケンスの実行を不許可とし、一方のテストパタンジェネレータからメモリグループ１０１、１０２の対応する一方のグループに対してライトのテストパタンを出力し、他方のグループに対するライトの実行を、一方のグループのライトのテストサイクル単位で時間的にずらし、一方のテストパタンジェネレータによる一方のグループのライトの終了後、他方のテストパタンジェネレータによるテストシーケンスの実行を許可し、他方のテストパタンジェネレータから対応する他方のグループに対するライトのテストパタンを出力する。 （もっと読む）

【課題】バーンイン中のトグル率を向上させることにより、バーンイン後で行う検査において初期不良の検出率を上げる。
【解決手段】アプリケーション実行部２０にアプリケーションを実行させる（第１工程）。続いて、当該アプリケーションによって動作しているアプリリソース４０とアプリケーション実行部２０との各動作状態のデータをＲＡＭ３３に記憶する（第２工程）。次に、アプリケーション実行部２０が実行していたアプリケーションと同一のアプリケーションをバーンイン実行部３０に実行させ、同一のアプリケーションによって動作するアプリリソース４０に対してバーンイン動作を行わせる（第３工程）。この後、ＲＡＭ３３に記憶したデータに基づいてアプリケーション実行部２０およびアプリリソース４０を元の動作状態に復帰させる（第４工程）。これら第１〜第４工程を複数のアプリケーション毎に繰り返す。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】簡単な回路構成で故障検出のための試験を行うことができる半導体回路を提供する。
【解決手段】シフトレジスタを有しシリアル−パラレル変換を行う変換回路２４の故障検出を行うための試験時に、シフトレジスタの初段のフリップフロップＦＦ１ＡのＤ入力に、その／Ｑ出力ＢＳ２Ａを供給することで、クロック信号ＣＬＫのサイクル毎に０、１を交互に繰り返す信号を試験パターンとして生成し、この試験パターンを用いて変換回路２４の試験を行うようにして、回路規模の大きな試験回路を搭載しなくとも、簡単な回路構成で故障検出のための試験を行えるようにする。 （もっと読む）

【課題】システムバスに接続された複数のプリント基板の試験を確実に行なうことを目的とする。
【解決手段】バウンダリスキャンテストソフトウェアを搭載しているコンピュータと、コンピュータの指示に基づいてＪＴＡＧ信号を生成するＪＴＡＧコントローラと、ボードＩＤ判定とＩ／Ｏ制御を行なう第１の制御回路と、第１の制御回路によって制御される第１のＩ／Ｏバッファと、第１の制御回路に接続された第１のコネクタと、ボードＩＤ判定とＩ／Ｏ制御を行なう第２の制御回路と、第２の制御回路によって制御される第２のＩ／Ｏバッファと、第２の制御回路に接続された第２のコネクタと、ＪＴＡＧバスと、システムバスと、システムバスを流れる信号をスキャンするシステムバススキャン回路と、を備えているプリント基板試験装置。システムバスとＪＴＡＧバスとシステムバススキャン回路はバックプレーンに実装されている。 （もっと読む）

【課題】マイクロバンプに対応した測定用のパッドを有する半導体回路装置のアクセス時間ｔＡＣの測定がより高精度に行えるようにする。
【解決手段】測定クロック生成回路２００はメモリ部１４０の動作クロックＣＬＫ２のタイミングを変化させることで測定クロックＣＬＫ３を生成する。フリップフロップ１５４と排他的論理和ゲート１５５から成る部位は、比較結果信号ＸＯＲ１として、出力データＤｏｕｔの位相が測定クロックＣＬＫに対して進んでいるときと遅れているときとで異なる値の信号を出力するように動作する。そこで、測定クロックＣＬＫ３のタイミングを変化させながら出力データＤｏｕｔと測定クロックＣＬＫの位相が一致するタイミングを特定し、アクセス時間ｔＡＣを求める。 （もっと読む）

一実施形態では、自動テスト装置用のプロトコルエンジン回路は、プロトコル固有データを取り込んで、被試験デバイスに対応して選択されたプロトコル定義を用いて、被試験デバイスのテストのためにプロトコル固有データをフォーマットするように構成された、プロトコル生成回路を含む。このプロトコル生成回路は、プロトコル定義テーブルから、選択されるプロトコル定義を取り込むように構成することができる。
（もっと読む）

【課題】テストヘッドとプローブカードとの間、或いはこれらを中継する中継部材との間を接離可能に構成した半導体試験装置において、光を用いた完全な非接触式の信号伝送を行うことで、半導体デバイスの試験を高速に且つ安定して行うことを目的とする。
【解決手段】半導体ウェハＷに接触するプローブ針８を有するプローブカード５とこのプローブカード５に対して接離可能に設けられるテストヘッド２とを備える半導体試験装置であって、プローブカード５とテストヘッド２との間、およびパフォーマンスボード３との間で光空間伝送により信号伝送を行うために、光送信ユニット１１、１４、１５、１８と受光ユニット１２、１３、１６、１７とを備えている。 （もっと読む）

【課題】集積回路間の相互接続性の検証に関わる工数及び費用を削減可能な回路試験装置等を提供する。
【解決手段】本開示の回路試験装置１０は、２つの集積回路１２、１４の間の相互接続性を試験することができる。装置１０は、出力側の集積回路１４に所定の動作をさせるためのテストパターンデータを、入力側の集積回路１２のデータバッファ１６へ書き込むデータ書き込み部１０４と、入力側の集積回路１２に、データバッファ１６からテストパターンデータを読み出して、そのテストパターンデータを出力側の集積回路１４へ供給するよう作動させるテスト制御信号を生成するテスト制御信号生成部１０６とを有する。 （もっと読む）

【課題】受信デバイスの実動作周波数での試験を可能とするシリアル信号を生成するシリアル信号生成装置、及び当該シリアル信号を用いて受信デバイスの多種多様な試験を効率的に行うことができるデバイス試験装置を提供する。
【解決手段】デバイス試験装置１は、デバイスの試験を行う汎用の試験装置である試験装置本体１０とシリアル信号を生成するシリアル信号生成装置２０とを備えており、受信デバイスであるＤＵＴ４０の試験を行う。シリアル信号生成装置２０は、試験装置本体１０から出力される試験データＤ１を記憶する送信制御部２２と、ジッタ低減部２１から出力されるクロック信号ＣＫ２に同期して送信制御部２２から読み出される試験データＤ１を、クロック信号ＣＫ２の周波数と試験データＤ１のビット数とに応じたデータ転送速度を有するシリアル信号に変換する送信モジュール２３とを備える。 （もっと読む）

いくつかの実装では、テスターで第一のタイプの試験下デバイスについての機能的動作環境をシミュレーションすることを含む、テストのための方法が提供される。これは、所定のプロトコルを有する不確定的応答信号を認識することと、第一のタイプの試験下デバイスから不確定的応答信号を受け取ることと、所定のプロトコルに基づいて不確定的応答信号から第一のタイプの試験下デバイスに転送すべき期待された刺激信号を確定することと、第一のタイプの試験下デバイスへの期待された刺激信号の送信を始動することとを含む。方法は更に、第一のタイプの試験下デバイスをテストした後に、テスターで第二のタイプの試験下デバイスについての機能的動作環境をシミュレーションすることを含む。
（もっと読む）

一実施形態では、試験下デバイスが機能的テストのためにその中に置かれる機能的動作環境をシミュレーションするプロトコル特定回路が提供される。プロトコル特定回路は、試験下デバイスによって通信された不確定的信号を受け取り、不確定的信号に応答してテスト刺激信号の試験下デバイスへの転送を制御するように構築されたプロトコル認識回路を含む。
（もっと読む）

【課題】ＲＦ信号を出力するＲＦソースと、ＲＦ信号を受信するＲＦレシーバで構成されるＲＦソース・レシーバを自己診断するために、ケーブルを用いてポートを繋ぎかえる手間が必要であり、また切り替えスイッチを制御する制御回路を具備した複雑な自己診断回路が必要であったという課題を解決する。
【解決手段】ＲＦソース・レシーバのポートにパワーデバイダを接続し、使用しないＲＦソースに対応するポートは終端処理するようにした。ＲＦソース・レシーバ側だけでループバックパスを切り換えることができ、かつ市販のパワーデバイダを用いることができるので、安価に自己診断ができる。 （もっと読む）

【課題】複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供する。
【解決手段】入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路１０において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ１８と、入力信号が入力され、入力信号を反転した波形の信号を出力信号として出力するサブドライバ２０と、サブドライバ２０の出力信号が入力され、サブドライバ２０の出力信号の高域を強調した信号を出力信号として出力する高域強調回路２２と、メインドライバ１８の出力信号と高域強調回路２２の出力信号とを加算した模擬信号を出力する加算回路２４とを有している。 （もっと読む）

【課題】実際の使用状態と同じ環境で試験が行えるＩＣテストシステム及びＩＣ試験方法を実現することを目的にする。
【解決手段】本発明は、有機ＥＬドライバを試験するＩＣテストシステムに改良を加えたものである。本装置は、有機ＥＬドライバの階調電流出力ピンに一端が電気的に接続される１以上の抵抗と、この抵抗の他端に、有機ＥＬドライバの階調電流出力と同期し、有機ＥＬドライバの期待電流出力に応じた電圧を与える電圧発生部とを備え、抵抗の一端の電圧により試験を行うことを特徴とする装置である。 （もっと読む）

【課題】ICチップの動作検証を、より効率的に行うことができるようにする。
【解決手段】PC２２０には、検証ツール２２１と、SAM制御ツール２２２が実装される。検証ツール２２１は、デフォルトデータ２３１およびスクリプトパラメータ２３２を利用してICチップ３１１の動作検証を行うテストスクリプト２４１を生成し、SAM２７１を稼動させるためにSAM設定スクリプト２４４を生成し、SAM制御ツール２２２に供給する。SAM制御ツール２２２は、テストスクリプト２４１に従って、SAM２７１から、ICチップ３１１へのコマンドなどのデータを、ドライバ２５１等を介して送信する。SAM制御ツール２２２が受信したICチップ３１１からの応答コマンドは、実行ログ２４３として検証ツール２２１により分析されて、ICチップ３１１が期待通りに動作したか否かが判定される。 （もっと読む）

【課題】ＩＣテスタにより、ＴＭＤＳ信号を入力する被試験対象のダイナミック特性試験が行えるテストシステムを実現することを目的にする。
【解決手段】本発明は、ＩＣテスタにより、ＴＭＤＳ信号を入力する被試験対象を試験するテストシステムに改良を加えたものである。本システムは、ＩＣテスタのパラレル出力をシリアル信号に変換するパラレル／シリアル変換器と、このパラレル／シリアル変換器の出力を差動電流信号に変換し、被試験対象に出力する第１の差動電流ドライバとを備えたことを特徴とするシステムである。 （もっと読む）

【課題】ＬＳＩ機能をシミュレートさせるためのテストベンチが大規模複雑化し、これらをシミュレートするためのシミュレーション時間が増大する。
【解決手段】評価対象とするＬＳＩチップ１０１を搭載する実機セットボード装置１００でＬＳＩチップ１０１を動作させ、そのＬＳＩ端子信号１１１〜１１６，１２４，１２５をプローブし、そのプローブ信号１１８〜１２３，１２７を任意のフォーマットのテストパターン１７０へ変換することで、簡便にかつ短時間でのテストパターン生成が可能となる。 （もっと読む）