半導体テスト装置および半導体装置の製造方法
【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に供給するテスト用の電源電圧の生成技術に関し、特に、複雑なパターンのテスト用電源波形の生成に有効な技術に関する。
【背景技術】
【０００２】
マイクロコンピュータなどの半導体装置においては、実使用時の電源投入時（または電源遮断時）などの特性を想定したテストが行われている。このテストは、電源投入時（または電源遮断時）の電圧変化特性を擬似的に生成した電圧波形（以下、疑似電圧波形という）を半導体装置に入力することにより行われる。
【０００３】
擬似電圧波形は、半導体試験装置などに設けられたデバイス電源供給部によって生成され、たとえば、任意に指定された時間毎にステップ状に電圧波形を変化させることによって電圧波形を実現している。
【０００４】
デバイス電源供給部は、Ｄ／Ａ(Digital/Analog)変換器によって、予め設定された電圧設定用のデジタル信号をアナログ信号に変換した後、該アナログ信号を増幅することによって疑似電圧波形を生成している。
【０００５】
なお、この種のデバイス電源部における電源生成技術としては、たとえば、Ｄ／Ａ変換器の誤差に対する補正をデジタル的に高精度に行い、設定電圧を変更するときのスルーレートを任意に高精度に設定するものが知られている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３０７４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記のような疑似電源波形の生成技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
近年、過酷な環境での使用が予想される自動車向けの半導体装置などにおいては、テスト条件が厳しくなっており、それに伴い、複雑な電源投入（または電源遮断）状況を想定したテストが実施される必要が生じてくると予想される。複雑な電源投入（または電源遮断）状況を想定したテストを行うためには、より複雑なパターンの疑似電源波形を生成する必要がある。
【０００９】
上記したデバイス電源供給部におけるＤ／Ａ変換器に入力するデジタル信号は、たとえば、ソフトウェア処理によって設定されている。このソフトウェア処理には、たとえば、約数十μｓ〜約百数十μｓ程度の時間が必要であり、該設定時間よりも短い時間での疑似電源波形が生成できないという制約が生じてしまう。そのため、複雑な電源投入（または電源遮断）状況を想定した十分なテストができないという問題がある。
【００１０】
また、前述したソフトウェア処理による設定時間は、いつも同じ時間とは限らず、疑似電圧波形のパターンを変化させる時間にマージンを取る必要があり、疑似電圧波形のパターン変化の確実な時間制御ができないという問題がある。これによっても、高速で変化する複雑なパターンなどの疑似電源波形を生成することを困難としている。
【００１１】
これは、半導体試験装置のコンピュータの負荷状態よって、該コンピュータがソフトウェア処理する設定時間が増減してしまうためである。たとえば、半導体試験装置のコンピュータに大きな負荷がかかっている状況では、設定時間も長くなってしまうことなる。
【００１２】
本発明の目的は、半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、テスト用の電源電圧を生成し、該電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、該電源供給回路は、電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、該電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、電源発生制御回路は、Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、デジタル信号を生成し、Ｄ／Ａ変換器に出力するものである。
【００１６】
また、本発明は、電源発生制御回路に入力される電源電圧波形設定情報が、電源電圧の最大電圧値を設定する上限電圧データと、電源電圧の最小電圧値を設定する下限電圧データと、電源電圧の初期値を設定する初期値電圧データと、正極性に電源電圧を変化させる加算電圧データと、負極性に電源電圧を変化させる減算電圧データと、デジタル信号の出力間隔を設定する時間間隔データとを有し、電源発生制御回路は、初期値電圧データを格納する電圧初期値格納部と、加算電圧データを格納する第１の電圧変化部と、減算電圧データを格納する第２の電圧変化部と、上限電圧データを格納する上限電圧格納部と、下限電圧データを格納する下限電圧格納部と、制御信号に基づいて、上限電圧格納部に格納されている上限電圧データ、または下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、該選択部が選択した電圧データと電圧設定値とを加算して出力する第１の加算回路と、第１の加算回路から出力される加算結果を記憶し、電圧設定値として加算器に出力する電圧設定値保持部と、電圧初期値格納部に格納されている初期値電圧データと第１の加算回路の加算結果とを加算する第２の加算回路と、時間間隔データを格納する時間情報格納部と、該時間情報格納部に格納された時間間隔データに基づいて、第２の加算回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するとともに第１の電圧変化部、または第２の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて制御信号を生成して選択部に出力する制御回路とを有するものである。
【００１７】
さらに、本発明は、電源発生制御回路が、第２の加算回路から出力された加算結果を補正する補正回路をさらに有し、制御回路は、補正回路から出力される補正済みのデジタルデータをＤ／Ａ変換器に出力するものである。
【００１８】
また、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンを時間間隔データとして用い、テストパターンのタイミングに基づいて第２の加算回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するものである。
【００１９】
さらに、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンのタイミングに基づいて補正回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するものである。
【００２０】
また、本願のその他の発明の概要を簡単に示す。
【００２１】
本発明は、ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、半導体装置の電気的特性をテストする工程を有するものである。
【００２２】
また、本発明は、テスト用の電源電圧が、該電源電圧の最大電圧値を設定する上限電圧データ、電源電圧の最小電圧値を設定する下限電圧データ、電源電圧の初期値を設定する初期値電圧データ、正極性に電源電圧を変化させる加算電圧データ、および負極性に電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、半導体装置をテストするテストパターンに基づいてデジタル信号をＤ／Ａ変換器に出力してアナログ信号に変換して生成されるものである。
【発明の効果】
【００２３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２４】
（１）高速に変化する複雑なパターンのテスト用電源波形を短時間で、高精度に生成することができる。
【００２５】
（２）上記（１）により、様々なパターンの電源波形を生成することができるので、複雑な電源投入（または遮断）特性のテストを行うことが可能となり、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１による半導体テストシステムにおける構成の一例を示すブロック図である。
【図２】図１のデバイス供給電源部に設けられた電源発生制御回路における構成の一例を示したブロック図である。
【図３】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【図４】本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の一例を示す説明図である。
【図５】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図である。
【図６】本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の他の例を示す説明図である。
【図７】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【図８】図２のデバイス供給電源部によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【図９】本発明の実施の形態２による半導体テストシステムにおける構成の一例を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１による半導体テストシステムにおける構成の一例を示すブロック図、図２は、図１のデバイス供給電源部に設けられた電源発生制御回路における構成の一例を示したブロック図、図３は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図、図４は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の一例を示す説明図、図５は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図、図６は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の他の例を示す説明図、図７は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図、図８は、図２のデバイス供給電源部によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【００２９】
〈発明の概要〉
本発明の概要は、テスト用の電源電圧(電源電圧ＶＣＣ)を生成し、前記電源電圧を半導体装置(半導体装置ＤＵＴ)に供給する電源供給回路（デバイス供給電源部４）を備えた半導体テスト装置（テスタ２）であって、前記電源発生制御回路は、前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路（電源発生制御回路１１）と、前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器（Ｄ／Ａ変換器１２）と、前記Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路（デバイス供給電源アナログ回路１３）とを有するものである。
【００３０】
また、前記電源発生制御回路は、前記Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および前記デジタル値の出力タイミングを決定する電源電圧波形設定情報（上限電圧、下限電圧、初期値データ、電圧変化値ΔＶ、電圧変化値−ΔＶ、および時間間隔情報に基づいて、前記デジタル信号を生成し、前記Ｄ／Ａ変換器に出力する。
【００３１】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００３２】
本実施の形態１において、半導体テストシステム１は、半導体装置における電気的特性のテストを行うシステムである。半導体テストシステム１は、図１に示すように、テスタ２、およびテスタコントローラコンピュータ３から構成されている。
【００３３】
テスタコントローラコンピュータ３は、テスタ２における全ての制御を司る。テスタ２は、複数のデバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、ならびにパラメータ測定ユニット部１０から構成されている。
【００３４】
また、デバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、およびパラメータ測定ユニット部１０は、テスタコントローラコンピュータ３にそれぞれ接続されている。
【００３５】
デバイス供給電源部４は、テスタコントローラコンピュータ３の制御に基づいて、テスタ２に接続されている被測定デバイスである複数の半導体装置ＤＵＴに動作電圧となる電源電圧ＶＣＣをそれぞれ供給する。
【００３６】
テストパターン発生部５は、テスタコントローラコンピュータ３の制御に基づいて、テストパターンを生成するテストパターン情報を生成する。タイミング発生部６は、テスタコントローラコンピュータ３の制御に基づいて、テスト信号の信号周期を決定する。
【００３７】
波形生成部７は、テスタコントローラコンピュータ３の制御に基づいて、テストパターン発生部５が生成したテストパターン情報、およびタイミング発生部６が決定した信号周期の情報に基づいてテストパターン波形を生成する。
【００３８】
ドライバ８、およびコンパレータ９には、半導体装置ＤＵＴがそれぞれ接続されている。ドライバ８は、波形生成部７が生成したテストパターン波形を、テスタコントローラコンピュータ３によって設定されたテストパターン波形の最大電圧値（Ｖｉｈ）、および最小電圧値（Ｖｉｌ）に基づいて半導体装置ＤＵＴに出力する。
【００３９】
コンパレータ９は、半導体装置ＤＵＴから出力された電圧波形が正常か否かを判定し、その判定結果をテスタコントローラコンピュータ３に出力する。テスタコントローラコンピュータ３は、判定結果に基づいて半導体装置ＤＵＴが正常か否かを判定する。
【００４０】
また、コンパレータ９は、ドライバ８と同等の機能を有しており、該ドライバ８と同様に、テスタコントローラコンピュータ３によって設定されたテストパターン波形の最大電圧値（Ｖｉｈ）、および最小電圧値（Ｖｉｌ）に基づいて半導体装置ＤＵＴに出力する。
【００４１】
パラメータ測定ユニット部１０は、テスタコントローラコンピュータ３の制御に基づいて半導体装置ＤＵＴに電圧や電流を印加すると共に、半導体装置ＤＵＴから出力される電圧や電流を測定し、その測定結果をテスタコントローラコンピュータ３に出力する。
【００４２】
また、デバイス供給電源部４は、電源発生制御回路１１、Ｄ／Ａ変換器１２、ならびにデバイス供給電源アナログ回路１３から構成されている。
【００４３】
電源発生制御回路１１は、テストパターン発生部５から出力される後述するパターン制御情報、またはテスタコントローラコンピュータ３から出力される設定情報に含まれる時間間隔情報のタイミングに基づいて、デジタル信号を生成して出力する。
【００４４】
Ｄ／Ａ変換器１２は、電源発生制御回路１１から出力されたデジタル信号をアナログ信号に変換して出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧ＶＣＣとして半導体装置ＤＵＴに供給する。
【００４５】
図２は、デバイス供給電源部４に設けられた電源発生制御回路１１における構成の一例を示したブロック図である。
【００４６】
電源発生制御回路１１は、図示するように、第１の電圧変化部１４、第２の電圧変化部１５、マルチプレクサ１６、加算器１７、電圧初期値格納部１８、電圧設定値保持部１９、加算回路２０、補正器２１、上限電圧格納部２２、下限電圧格納部２３、比較器２４、時間情報格納部２５、および制御回路２６から構成されている。
【００４７】
第１の電圧変化部１４は、加算される電圧変化値ΔＶを格納し、第２の電圧変化部１５は、減算される電圧変化値−ΔＶを格納する。これらの電圧変化値（ΔＶ、−ΔＶ）は、テスタコントローラコンピュータ３（図１）によって設定される。
【００４８】
マルチプレクサ１６は、制御回路２６の制御信号に基づいて、第１の電圧変化部１４、または第２の電圧変化部１５に格納された電圧値を選択して出力する。加算器１７は、マルチプレクサ１６が選択した電圧値と電圧設定値保持部１９に格納されている電圧値（デジタル信号）とを加算して出力する。
【００４９】
電圧初期値格納部１８は、Ｄ／Ａ変換器１２に出力する初期値データ（デジタル信号）を格納する。この初期値データは、テスタコントローラコンピュータ３により設定される。電圧設定値保持部１９は、たとえば、レジスタなどからなり、加算器１７から出力される加算結果を記憶する。
【００５０】
加算回路２０は、電圧初期値格納部１８に格納されている初期値データと加算器１７の加算結果とを加算する。補正器２１は、加算回路２０から出力された加算結果を補正したデジタル信号を出力する。
【００５１】
上限電圧格納部２２は、テスタコントローラコンピュータ３により設定された上限電圧（デジタル信号）を格納する。下限電圧格納部２３は、テスタコントローラコンピュータ３により設定された下限電圧（デジタル信号）を格納する。
【００５２】
比較器２４は、補正器２１から出力されたデジタル信号と上限電圧格納部２２に格納された上限電圧、および下限電圧格納部２３に格納された下限電圧とを比較し、その判定結果を出力する。時間情報格納部２５は、Ｄ／Ａ変換器１２に転送するデジタル信号の時間間隔情報を格納する。時間間隔情報は、テスタコントローラコンピュータ３により設定される。
【００５３】
制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報、および比較器２４から出力される判定結果に基づいて、マルチプレクサ１６に制御信号を出力する。設定情報は、上記した電圧変化値（ΔＶ、−ΔＶ）、電圧初期値格納部１８に格納される初期値データ、上限電圧格納部２２に格納される上限電圧、下限電圧格納部２３に格納される下限電圧、時間情報格納部２５に格納される時間間隔情報、および補正器２１における補正データなどである。
【００５４】
また、制御回路２６は、テスタコントローラコンピュータ３から出力された補正情報に基づいて、補正器２１に補正情報を設定するとともに、電圧設定値保持部１９のリセット処理などを行う。
【００５５】
さらに、制御回路２６は、補正器２１から出力されるデジタル信号をＤ／Ａ変換器１２に出力する。制御回路２６が出力するデジタル信号の出力間隔は、時間情報格納部２５から出力される時間間隔情報、またはタイミング発生部６から出力されるパターン制御情報のいずれか一方、あるいは時間間隔情報とパターン制御情報との両方の情報に基づいて決定される。
【００５６】
ここで、パターン制御情報(テストパターン生成情報)とは、テストパターン発生部５が発生したテストパターン情報とタイミング発生部が発生したテストパターンの周期情報とからなり、制御回路２６は、入力されたパターン制御情報に基づいてテストパターンを発生させる。
【００５７】
Ｄ／Ａ変換器１２は、制御回路２６から出力されるデジタル信号に応じたアナログ信号に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅することにより、電源電圧ＶＣＣを変化させて半導体装置ＤＵＴに供給する。
【００５８】
次に、本実施の形態におけるデバイス供給電源部４による電源電圧ＶＣＣの電圧波形の生成技術について説明する。
【００５９】
図３は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【００６０】
この図３では、電源電圧ＶＣＣが、たとえば、０．３Ｖを上限値、−０．３Ｖを下限値として、０Ｖから０．１Ｖ毎に電圧を上限値まで等間隔の時間で上昇させた後、下限値まで、０．１Ｖ毎に電圧を等間隔の時間で下降させるサイクルを繰り返す電源波形を生成する例である。
【００６１】
まず、テスタコントローラコンピュータ３は、電源電圧ＶＣＣが０Ｖの電圧レベルからスタートするので、０Ｖの初期値データを電圧初期値格納部１８に格納する。また、テスタコントローラコンピュータ３は、電源電圧ＶＣＣが０．１Ｖ毎に増加、および０．１Ｖ毎に減少するので、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納し、第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータを格納する。
【００６２】
さらに、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として０．３Ｖを格納し、下限電圧格納部２３に下限電圧値として−０．３Ｖを格納するとともに、時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定する。これらの設定が、図３の’設定時間’において行われる。
【００６３】
以上の設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【００６４】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力される。加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【００６５】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。
【００６６】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値ΔＶ（０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．１Ｖ）を加算した電圧値（０．２Ｖ）を出力する。
【００６７】
この電圧値０．２Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【００６８】
加算回路２０は、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【００６９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。この補正器２１は、Ｄ／Ａ変換器１２が高精度なアナログ電圧を出力するように補正するものであり、各Ｄ／Ａ変換器１２の特性（誤差）に合わせて該Ｄ／Ａ変換器１２に入力するデジタルデータを補正する。
【００７０】
一般に、Ｄ／Ａ変換器１２から０Ｖのアナログ電圧を出力する場合には、該Ｄ／Ａ変換器１２に入力するデジタルデータは、’０ｘ００００’でよい。しかしながら、変換誤差を有するＤ／Ａ変換器１２では、たとえば、’０ｘ０００５’などのデジタルデータが入力された場合に０Ｖのアナログ電圧を出力するなどの場合がある。
【００７１】
よって、補正器２１は、加算回路２０から出力されたデジタルデータに補正情報（’０ｘ０００５’など）を付加してＤ／Ａ変換器１２に出力することにより、変換誤差が少ない高精度なアナログ電圧を生成するようにする。
【００７２】
たとえば、上記の例では、加算回路２０から’０ｘ００００’のデジタルデータが出力された際に、補正器２１は、’０ｘ００００’のデジタルデータに補正情報として’０ｘ０００５’を付加してＤ／Ａ変換器１２に出力する補正を行う。
【００７３】
補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧、および補正器２１から出力されたデータと下限電圧格納部２３に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路２６に出力する。
【００７４】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、補正器２１から出力されたデジタル信号を時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによってＤ／Ａ変換器１２に出力する。
【００７５】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００７６】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【００７７】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧、または下限電圧に達していない場合、制御回路２６は、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【００７８】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．２Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００７９】
そして、加算回路２０から出力されたデジタルデータが、上限電圧格納部２２に格納されている上限電圧と同じ０．３Ｖとなると、比較器２４は、加算回路２０から出力されたデジタルデータと上限電圧とが一致したことを示す比較結果を出力する。
【００８０】
この比較結果を受けて、制御回路２６は、補正器２１から出力されたデジタル信号（０．３）を設定されたデータ転送時間間隔ΔＴに基づいたタイミングによってＤ／Ａ変換器１２に出力するとともに、マルチプレクサ１６に制御信号を出力し、該マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択して出力するように制御を行う。
【００８１】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．３Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００８２】
マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択することにより、該マルチプレクサ１６を介して、電圧変化値−ΔＶ（−０．１Ｖ）が加算器１７に入力される。
【００８３】
加算器１７は、マルチプレクサ１６から出力された電圧変化値−ΔＶ（−０．１Ｖ）に電圧設定値保持部１９に格納された電圧値（０．３Ｖ）を加算し、電圧値として０．２Ｖが加算器１７から出力される。
【００８４】
加算器１７から出力された電圧値（０．２Ｖ）は、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。
【００８５】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値−ΔＶ（−０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．２Ｖ）を加算した電圧値（０．１Ｖ）を出力する。
【００８６】
この電圧値０．１Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【００８７】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．２Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．２Ｖに相当するデジタルデータが入力される。
【００８８】
補正器２１は、入力されたデジタルデータ（たとえば、０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【００８９】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧、および補正器２１から出力されたデータと下限電圧格納部２３に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路２６に出力する。
【００９０】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタル信号（電圧値）が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号を、Ｄ／Ａ変換器１２に出力する。
【００９１】
以下、同様の動作を繰り返すことにより、電源電圧ＶＣＣが下限電圧の−０．３Ｖになるまで、０．１Ｖ毎に電圧レベルを低下させる。そして、電源電圧ＶＣＣが下限電圧と同じ−０．３Ｖとなると、制御回路２６は、マルチプレクサ１６が第１の電圧変化部１４に格納された電圧値を選択するように制御信号を出力する。これらの動作を繰り返して行うことにより、図３に示す電源波形を生成する。
【００９２】
図４は、本発明者が検討したテスト用の電源電圧波形の一例を示す説明図である。
【００９３】
この図４においては、背景技術で述べたデバイス電源供給部によって図３と同じ条件（０Ｖから、等間隔の時間で０．１Ｖ毎に電圧上限値（０．３Ｖ）まで上昇させた後、下限値（−０．３Ｖ）まで０．１Ｖ毎に電圧を等間隔の時間(ΔＴ)で下降させるサイクルを繰り返す）の電源波形を生成する例である。
【００９４】
先に述べたように、背景技術で述べたデバイス電源供給部では、Ｄ／Ａ変換器に入力するデジタル信号がソフトウェア処理によって設定される。よって、電源電圧波形を、０Ｖから０．１Ｖ毎に上昇させる設定(設定１)、上限電圧（０．３Ｖ）から０．１Ｖ毎に下降させる設定(設定２)、下限電圧（−０．３Ｖ）から０．１Ｖ毎に上昇させる設定(設定３)、ならびに再び上限電圧（０．３Ｖ）から０．１Ｖ毎に下降させる設定(設定４)におけるソフトウェア処理による時間（図４、設定時間Ｔ１〜Ｔ４）がそれぞれ必要となるが、これら設定時間Ｔ１〜Ｔ４が発生することによって等間隔の時間での電圧の上昇、および下降ができなくなってしまい、図３に示すような所望の電圧波形が得られなくなってしまう。
【００９５】
たとえば、設定２では、設定時間Ｔ２の処理時間が長いために、電圧レベルを上限電圧から０．１Ｖ下降させるまでの時間がΔＴ以上となってしまい、正確なテストを行うことができなくなってしまう。
【００９６】
一方、図２の示した電源発生制御回路１１では、ハードウェアによってＤ／Ａ変換器１２に出力するデジタル信号を生成しているので、ソフトウェア処理が不要となり、高速で正確な電源電圧ＶＣＣの電圧波形を生成することができる。
【００９７】
図５は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図である。
【００９８】
この図５では、電源電圧ＶＣＣが、たとえば、０．６Ｖを上限値とし、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、電圧値が０．１Ｖ上昇する毎に電圧値の上昇間隔が長くなっていく電源波形を生成する例である。
【００９９】
また、図５の電圧波形を生成する場合において、制御回路２６は、時間情報格納部２５に格納された時間間隔情報を用いてＤ／Ａ変換器１２に転送するデジタル信号を出力するのではなく、タイミング発生部６（図１）から出力されるパターン制御情報に基づいて生成されるテストパターン波形（図５の下側に示す）の信号立ち上がりのタイミングにおいてデジタル信号の出力を行う設定とされる。
【０１００】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納する。続いて、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として０．６Ｖを格納する。
【０１０１】
また、テスタコントローラコンピュータ３は、制御回路２６がタイミング発生部６から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１０２】
ここで、タイミング発生部６から出力されたパターン制御情報は、たとえば、Ｄ／Ａ変換器１２へのデータ転送時間間隔が、電圧レベルが０．１Ｖ上昇する毎に時間間隔ΔＴ×Ｘ（Ｘ＝１、２、３、・・・）ずつ変化する設定となっている。
【０１０３】
これらの設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１０４】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１０５】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。
【０１０６】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値ΔＶ（０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．１Ｖ）を加算した電圧値（０．２Ｖ）を出力する。
【０１０７】
この電圧値０．２Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【０１０８】
加算回路２０は、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１０９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。
【０１１０】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧とを比較し、その比較結果を制御回路２６に出力する。
【０１１１】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、タイミング発生部６から出力されたパターン制御情報から生成したテストパターンの波形立ち上がりのタイミングｔ１によって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１１２】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１１３】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１１４】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、パターン制御情報に基づいて生成したテストパターンの次の波形立ち上がりのタイミングｔ２（タイミングｔ１からΔＴ経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１１５】
同様に、加算回路２０から、加算器１７から出力された電圧値（０．３Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．３Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．３Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１１６】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングｔ３（タイミングｔ２からΔＴ×２経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１１７】
以降、同様に、制御回路２６は、０．１Ｖずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングｔ４（タイミングｔ３からΔＴ×３経過したタイミング）、タイミングｔ５（タイミングｔ４からΔＴ×４経過したタイミング）、およびタイミングｔ６（タイミングｔ４からΔＴ×５経過したタイミング）毎に上限電圧である０．６Ｖになるまで出力する。
【０１１８】
図６は、本発明者が検討したテスト用の電源電圧波形の他の例を示す説明図である。
【０１１９】
図６においては、背景技術で述べたデバイス電源供給部によって図５と同じ条件（０．６Ｖを上限値とし、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、電圧値が０．１Ｖ上昇する毎に電圧値の上昇間隔が長くなっていく）の電源波形を生成する例である。
【０１２０】
この図６の場合においても、図４と同じく、電圧波形が０．１Ｖ上昇する毎(設定１〜４毎)にソフトウェア処理による設定時間Ｔ１〜Ｔ４が必要であり、ソフトウェア処理を行うコンピュータの負荷状態よって、該ソフトウェア処理の設定時間が増加してしまった場合には、所望の電圧波形とことなる波形となってしまう恐れがある。
【０１２１】
図７は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【０１２２】
この図７においては、電源電圧ＶＣＣが、たとえば、５Ｖを上限値として、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、その上昇させる間隔が、図５の場合とは逆に０．１Ｖ上昇する毎に短くなる指数関数的な波形となるようにした電源波形を生成する例である。
【０１２３】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納する。続いて、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として５．０Ｖを格納する。
【０１２４】
続いて、テスタコントローラコンピュータ３は、制御回路２６がタイミング発生部６から出力されたパターン制御情報に基づいて生成されたテストパターン（図７の下側に示す）における信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１２５】
これらの設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１２６】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１２７】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。以降の加算器１７による処理は、図３、および図５の場合と同様であるので、説明は省略する。
【０１２８】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１２９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。
【０１３０】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧とを比較し、その比較結果を制御回路２６に出力する。
【０１３１】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、テストパターンの波形立ち上がりのタイミングｔ１によって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１３２】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１３３】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１３４】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、テストパターンの次の波形立ち上がりのタイミングｔ２（タイミングｔ１からΔＴ経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１３５】
同様に、加算回路２０から、加算器１７から出力された電圧値（０．３Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．３Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．３Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１３６】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングｔ３（タイミングｔ１からΔＴ／２経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１３７】
以降、同様に、制御回路２６は、０．１Ｖずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングｔ３（タイミングｔ２からΔＴ／３経過したタイミング），ｔ４（タイミングｔ３からΔＴ／４経過したタイミング），・・・毎に上限電圧である５．０Ｖになるまで出力する。
【０１３８】
図８は、デバイス供給電源部４によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【０１３９】
この場合、デバイス供給電源部４には、０Ｖの初期値データが電圧初期値格納部１８に格納され、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータが格納され、第２２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータが格納される。一方、上限電圧格納部２２、および下限電圧格納部２３には、上限電圧値、下限電圧値の設定をしない。
【０１４０】
また、制御回路２６には、テストパターン発生部５からパターン情報が入力されており、該制御回路２６は、そのパターン情報に基づいて、テストパターン（図８の下側に示す）を発生する。
【０１４１】
さらに、テスタコントローラコンピュータ３は、Ｈｉ信号を示すテストパターンが発生している期間、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力し、Ｌｏ信号を示すテストパターンが発生している期間、第２の電圧変化部１５に格納された電圧変化値−ΔＶ（−０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力するように制御回路２６を設定する。
【０１４２】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納し、第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータを格納する。
【０１４３】
続いて、テスタコントローラコンピュータ３は、時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定するとともに、制御回路２６における動作設定を行う。
【０１４４】
この動作設定は、上記したように、制御回路２６が、Ｈｉ信号を示すテストパターンが発生している期間に、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択し、Ｌｏ信号を示すテストパターンが発生している期間に、第２の電圧変化部１５に格納された電圧変化値−ΔＶ（−０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力するように設定である。
【０１４５】
これらの設定が終了すると、テストパターン発生部５から制御回路２６にパターン制御情報が出力され、該制御回路２６は、入力されたパターン制御情報に基づいてＨｉ信号を示すテストパターンを発生する。
【０１４６】
制御回路２６は、テストパターンがＨｉ信号となっているので、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１４７】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１４８】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。以降の加算器１７による処理は、図３の場合と同様であるので、説明は省略する。
【０１４９】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１５０】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、制御回路２６に出力する。制御回路２６は、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１５１】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１５２】
その後も、同様の処理により、補正器２１から出力されるデジタル信号は、データ転送時間間隔ΔＴに基づいたタイミングによってテストパターンがＨｉ信号を示している間、Ｄ／Ａ変換器１２に出力される。
【０１５３】
続いて、テストパターンがＬｏ信号を示した場合、制御回路２６は、マルチプレクサ１６に制御信号を出力し、該マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択して出力するように制御を行う。
【０１５４】
以降の処理については、図３のマルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択した場合と同様である。なお、図３の場合は、比較器２４によって上限電圧、および下限電圧の比較が行われていたが、図８では、上限電圧、ならびに下限電圧の設定が行われておらず、比較器２４による比較もない点である。
【０１５５】
ここでも、制御回路２６は、テストパターンがＬｏ信号を示している期間、第２の電圧変化部１５に格納された電圧値を選択するようにマルチプレクサ１６を制御するので、電源波形は、データ転送時間間隔ΔＴに基づいたタイミングによって−０．１Ｖ毎に減少していく波形となる。
【０１５６】
この図８のような電源波形を背景技術で述べたデバイス電源供給部によって生成する場合には、電源波形の電圧レベルを増加させる際、あるいは電圧レベルの減少させる際に、ソフトウェア処理による設定時間が必要となってしまい、所望の電圧波形が得られなくなってしまう。
【０１５７】
特に、図８の後半示すような、電源波形の電圧レベルを、短時間で増加／減少を繰り返すような波形とすることが困難となる。
【０１５８】
しかしながら、図２の電源発生制御回路１１では、テストパターン発生部５から出力されたパターン制御情報に基づいてテストパターンを生成するだけで、図８に示すような短時間で電圧レベルの増加／減少を繰り返すような波形を高精度に生成することができる。
【０１５９】
それにより、本実施の形態１によれば、ハードウェア処理によってＤ／Ａ変換器１２に出力するデジタル信号を生成する電源発生制御回路１１を備えたことにより、高速に変化するテスト用の電源波形を短時間で、高精度に生成することができる。
【０１６０】
それにより、半導体装置ＤＵＴにおいて、実使用時の電源投入時（または電源遮断時）などの特性を想定したテストを高精度行うことができ、半導体装置ＤＵＴの信頼性を向上させることができる。
【０１６１】
また、実施の形態１では、テスタ２に（図１）にデバイス供給電源部４が備えられた構成としたが、一般的なテスタに外付けの試験補助回路(BOST：Built-Out Self-Test)としてデバイス供給電源部４を設ける構成としてもよい。
【０１６２】
（実施の形態２）
図９は、本発明の実施の形態２による半導体テストシステムの一例を示すブロック図である。
【０１６３】
前記実施の形態１では、図１に示すように、デバイス供給電源部４から半導体装置ＤＵＴにテスト用の電源電圧ＶＣＣを供給する構成としたが、本実施の形態２においては、半導体装置ＤＵＴが２種類の電源電圧ＶＣＣ，ＶＤＤが供給される２つ電源端子を有した場合のテスト用の供給技術について説明する。
【０１６４】
この場合、半導体テストシステム１は、図９に示すように、テスタ２、およびテスタコントローラコンピュータ３からなり、前記実施の形態１の図１と同様の構成となっている。また、テスタ２においても、前記実施の形態１の図１と同様に、複数のデバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、ならびにパラメータ測定ユニット部１０から構成されている。
【０１６５】
また、デバイス供給電源部４は、前記実施の形態１の図１と同様に、電源発生制御回路１１、Ｄ／Ａ変換器１２、ならびにデバイス供給電源アナログ回路１３から構成されており、電源発生制御回路１１においても、前記実施の形態１の図２と同様に、第１の電圧変化部１４、第２の電圧変化部１５、マルチプレクサ１６、加算器１７、電圧初期値格納部１８、電圧設定値保持部１９、加算回路２０、補正器２１、上限電圧格納部２２、下限電圧格納部２３、比較器２４、時間情報格納部２５、および制御回路２６から構成されている。
【０１６６】
図９の半導体テストシステム１において、前記実施の形態１と異なるところは、複数のデバイス供給電源部４のうち、２つのデバイス供給電源部４1，４2が１つの半導体装置ＤＵＴにそれぞれ接続されており、これら２つのデバイス供給電源部４1，４2を用いて１つの半導体装置ＤＵＴにおける電源電圧のテストを行う点である。
【０１６７】
半導体装置ＤＵＴに接続されているデバイス供給電源部４1は、電源電圧ＶＣＣのテスト用の電源波形を生成し、該半導体装置ＤＵＴに接続されている他方のデバイス供給電源部４2は、電源電圧ＶＤＤのテスト用の電源波形を生成する。
【０１６８】
次に、半導体テストシステム１におけるテスト用の電源電圧ＶＣＣ、および電源電圧ＶＤＤの生成技術について、図９、および図２を用いて説明する。
【０１６９】
ここでは、たとえば、デバイス供給電源部４1は、電源電圧ＶＣＣが急峻な立ち上がりのテスト用の電圧波形を生成し、デバイス供給電源部４2は、電源電圧ＶＤＤが緩やかな立ち上がりのテスト用の電圧波形を生成するものとする。
【０１７０】
まず、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の電圧初期値格納部１８に０Ｖの初期値データをそれぞれ格納する。また、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータをそれぞれ格納し、同じくデバイス供給電源部４1，４2の第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータをそれぞれ格納する。
【０１７１】
さらに、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の上限電圧格納部２２に上限電圧値として０．６Ｖをそれぞれ格納する。続いて、テスタコントローラコンピュータ３は、デバイス供給電源部４1の時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定するとともに、デバイス供給電源部４2の制御回路２６がタイミング発生部６から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１７２】
テスタコントローラコンピュータ３は、データ転送時間間隔ΔＴを設定する際、デバイス供給電源部４１から出力される電源電圧ＶＣＣの電圧波形が、０Ｖから急峻な立ち上がりとなるようにデータ転送時間間隔ΔＴを設定する。
【０１７３】
また、テスタコントローラコンピュータ３は、テストパターン発生部５、およびタイミング発生部６の制御を行う際、デバイス供給電源部４２から出力される電源電圧ＶＤＤの電圧波形がデバイス供給電源部４1が生成する電源電圧ＶＣＣの電圧波形よりも穏やかな立ち上がりとなるようにする。
【０１７４】
この場合、制御回路２６は、前記実施の形態１の図５で述べたように、テストパターン波形のＨｉ信号のタイミングにより電圧レベルが変化する制御を行う。そこで、テスタコントローラコンピュータ３は、テストパターン波形におけるＨｉ信号からＨｉ信号までの間隔が大きくなるパターン制御情報が生成されるように、テストパターン発生部５、およびタイミング発生部６の制御を行う。
【０１７５】
以上の設定を行った後、デバイス供給電源部４1，４2によって電源電圧ＶＣＣ，ＶＤＤをそれぞれ生成させることにより、異なる電圧波形を略同じタイミングにおいて半導体装置ＤＵＴに供給することができる。
【０１７６】
それにより、本実施の形態２おいては、半導体装置ＤＵＴに２つの電源端子が備えられている場合であっても、略同じタイミングで異なる電圧波形のテスト用の電源電圧を供給することができる。
【０１７７】
また、図９では、半導体装置ＤＵＴが２種類の電源電圧（電源電圧ＶＣＣ、および電源電圧ＶＤＤ）が供給される電源端子を有した構成としたが、たとえば、半導体装置ＤＵＴが、３種類、またはそれ以上の電源電圧が供給される電源端子を有する場合であっても、半導体装置ＤＵＴに接続するデバイス供給電源部４の数を増やすことで対応可能である。
【０１７８】
たとえば、半導体装置ＤＵＴが３種類の電源電圧ＶＣＣ，ＶＤＤ、ＡＶＣＣが供給される電源端子を有する場合、該半導体装置ＤＵＴには、テスト用の電源電圧ＶＣＣを生成するデバイス供給電源部４1、テスト用の電源電圧ＶＤＤを生成するデバイス供給電源部４2、ならびにテスト用の電源電圧ＡＶＣＣを生成するデバイス供給電源部が接続される構成となる。
【０１７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１８０】
本発明は、半導体装置にテスト用の電源電圧を供給する技術に適している。
【符号の説明】
【０１８１】
１ 半導体テストシステム
２ テスタ
３ テスタコントローラコンピュータ
４ デバイス供給電源部
４1 デバイス供給電源部
４2 デバイス供給電源部
４3 デバイス供給電源部
５ テストパターン発生部
６ タイミング発生部
７ 波形生成部
８ ドライバ
９ コンパレータ
１０ パラメータ測定ユニット部
１１ 電源発生制御回路
１２ Ｄ／Ａ変換器
１３ デバイス供給電源アナログ回路
１４ 第１の電圧変化部
１５ 第２の電圧変化部
１６ マルチプレクサ
１７ 加算器
１８ 電圧初期値格納部
１９ 電圧設定値保持部
２０ 加算回路
２１ 補正器
２２ 上限電圧格納部
２３ 下限電圧格納部
２４ 比較器
２５ 時間情報格納部
２６ 制御回路
【技術分野】
【０００１】
本発明は、半導体装置に供給するテスト用の電源電圧の生成技術に関し、特に、複雑なパターンのテスト用電源波形の生成に有効な技術に関する。
【背景技術】
【０００２】
マイクロコンピュータなどの半導体装置においては、実使用時の電源投入時（または電源遮断時）などの特性を想定したテストが行われている。このテストは、電源投入時（または電源遮断時）の電圧変化特性を擬似的に生成した電圧波形（以下、疑似電圧波形という）を半導体装置に入力することにより行われる。
【０００３】
擬似電圧波形は、半導体試験装置などに設けられたデバイス電源供給部によって生成され、たとえば、任意に指定された時間毎にステップ状に電圧波形を変化させることによって電圧波形を実現している。
【０００４】
デバイス電源供給部は、Ｄ／Ａ(Digital/Analog)変換器によって、予め設定された電圧設定用のデジタル信号をアナログ信号に変換した後、該アナログ信号を増幅することによって疑似電圧波形を生成している。
【０００５】
なお、この種のデバイス電源部における電源生成技術としては、たとえば、Ｄ／Ａ変換器の誤差に対する補正をデジタル的に高精度に行い、設定電圧を変更するときのスルーレートを任意に高精度に設定するものが知られている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３０７４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記のような疑似電源波形の生成技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
近年、過酷な環境での使用が予想される自動車向けの半導体装置などにおいては、テスト条件が厳しくなっており、それに伴い、複雑な電源投入（または電源遮断）状況を想定したテストが実施される必要が生じてくると予想される。複雑な電源投入（または電源遮断）状況を想定したテストを行うためには、より複雑なパターンの疑似電源波形を生成する必要がある。
【０００９】
上記したデバイス電源供給部におけるＤ／Ａ変換器に入力するデジタル信号は、たとえば、ソフトウェア処理によって設定されている。このソフトウェア処理には、たとえば、約数十μｓ〜約百数十μｓ程度の時間が必要であり、該設定時間よりも短い時間での疑似電源波形が生成できないという制約が生じてしまう。そのため、複雑な電源投入（または電源遮断）状況を想定した十分なテストができないという問題がある。
【００１０】
また、前述したソフトウェア処理による設定時間は、いつも同じ時間とは限らず、疑似電圧波形のパターンを変化させる時間にマージンを取る必要があり、疑似電圧波形のパターン変化の確実な時間制御ができないという問題がある。これによっても、高速で変化する複雑なパターンなどの疑似電源波形を生成することを困難としている。
【００１１】
これは、半導体試験装置のコンピュータの負荷状態よって、該コンピュータがソフトウェア処理する設定時間が増減してしまうためである。たとえば、半導体試験装置のコンピュータに大きな負荷がかかっている状況では、設定時間も長くなってしまうことなる。
【００１２】
本発明の目的は、半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、テスト用の電源電圧を生成し、該電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、該電源供給回路は、電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、該電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、電源発生制御回路は、Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、デジタル信号を生成し、Ｄ／Ａ変換器に出力するものである。
【００１６】
また、本発明は、電源発生制御回路に入力される電源電圧波形設定情報が、電源電圧の最大電圧値を設定する上限電圧データと、電源電圧の最小電圧値を設定する下限電圧データと、電源電圧の初期値を設定する初期値電圧データと、正極性に電源電圧を変化させる加算電圧データと、負極性に電源電圧を変化させる減算電圧データと、デジタル信号の出力間隔を設定する時間間隔データとを有し、電源発生制御回路は、初期値電圧データを格納する電圧初期値格納部と、加算電圧データを格納する第１の電圧変化部と、減算電圧データを格納する第２の電圧変化部と、上限電圧データを格納する上限電圧格納部と、下限電圧データを格納する下限電圧格納部と、制御信号に基づいて、上限電圧格納部に格納されている上限電圧データ、または下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、該選択部が選択した電圧データと電圧設定値とを加算して出力する第１の加算回路と、第１の加算回路から出力される加算結果を記憶し、電圧設定値として加算器に出力する電圧設定値保持部と、電圧初期値格納部に格納されている初期値電圧データと第１の加算回路の加算結果とを加算する第２の加算回路と、時間間隔データを格納する時間情報格納部と、該時間情報格納部に格納された時間間隔データに基づいて、第２の加算回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するとともに第１の電圧変化部、または第２の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて制御信号を生成して選択部に出力する制御回路とを有するものである。
【００１７】
さらに、本発明は、電源発生制御回路が、第２の加算回路から出力された加算結果を補正する補正回路をさらに有し、制御回路は、補正回路から出力される補正済みのデジタルデータをＤ／Ａ変換器に出力するものである。
【００１８】
また、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンを時間間隔データとして用い、テストパターンのタイミングに基づいて第２の加算回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するものである。
【００１９】
さらに、本発明は、制御回路が、半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、該テストパターンのタイミングに基づいて補正回路から出力されるデジタル信号の出力間隔を制御してＤ／Ａ変換器に出力するものである。
【００２０】
また、本願のその他の発明の概要を簡単に示す。
【００２１】
本発明は、ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、半導体装置の電気的特性をテストする工程を有するものである。
【００２２】
また、本発明は、テスト用の電源電圧が、該電源電圧の最大電圧値を設定する上限電圧データ、電源電圧の最小電圧値を設定する下限電圧データ、電源電圧の初期値を設定する初期値電圧データ、正極性に電源電圧を変化させる加算電圧データ、および負極性に電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、半導体装置をテストするテストパターンに基づいてデジタル信号をＤ／Ａ変換器に出力してアナログ信号に変換して生成されるものである。
【発明の効果】
【００２３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２４】
（１）高速に変化する複雑なパターンのテスト用電源波形を短時間で、高精度に生成することができる。
【００２５】
（２）上記（１）により、様々なパターンの電源波形を生成することができるので、複雑な電源投入（または遮断）特性のテストを行うことが可能となり、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１による半導体テストシステムにおける構成の一例を示すブロック図である。
【図２】図１のデバイス供給電源部に設けられた電源発生制御回路における構成の一例を示したブロック図である。
【図３】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【図４】本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の一例を示す説明図である。
【図５】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図である。
【図６】本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の他の例を示す説明図である。
【図７】図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【図８】図２のデバイス供給電源部によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【図９】本発明の実施の形態２による半導体テストシステムにおける構成の一例を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１による半導体テストシステムにおける構成の一例を示すブロック図、図２は、図１のデバイス供給電源部に設けられた電源発生制御回路における構成の一例を示したブロック図、図３は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図、図４は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の一例を示す説明図、図５は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図、図６は、本発明者が検討したデバイス電源供給部が生成するテスト用の電源電圧波形の他の例を示す説明図、図７は、図２のデバイス供給電源部が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図、図８は、図２のデバイス供給電源部によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【００２９】
〈発明の概要〉
本発明の概要は、テスト用の電源電圧(電源電圧ＶＣＣ)を生成し、前記電源電圧を半導体装置(半導体装置ＤＵＴ)に供給する電源供給回路（デバイス供給電源部４）を備えた半導体テスト装置（テスタ２）であって、前記電源発生制御回路は、前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路（電源発生制御回路１１）と、前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器（Ｄ／Ａ変換器１２）と、前記Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路（デバイス供給電源アナログ回路１３）とを有するものである。
【００３０】
また、前記電源発生制御回路は、前記Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および前記デジタル値の出力タイミングを決定する電源電圧波形設定情報（上限電圧、下限電圧、初期値データ、電圧変化値ΔＶ、電圧変化値−ΔＶ、および時間間隔情報に基づいて、前記デジタル信号を生成し、前記Ｄ／Ａ変換器に出力する。
【００３１】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００３２】
本実施の形態１において、半導体テストシステム１は、半導体装置における電気的特性のテストを行うシステムである。半導体テストシステム１は、図１に示すように、テスタ２、およびテスタコントローラコンピュータ３から構成されている。
【００３３】
テスタコントローラコンピュータ３は、テスタ２における全ての制御を司る。テスタ２は、複数のデバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、ならびにパラメータ測定ユニット部１０から構成されている。
【００３４】
また、デバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、およびパラメータ測定ユニット部１０は、テスタコントローラコンピュータ３にそれぞれ接続されている。
【００３５】
デバイス供給電源部４は、テスタコントローラコンピュータ３の制御に基づいて、テスタ２に接続されている被測定デバイスである複数の半導体装置ＤＵＴに動作電圧となる電源電圧ＶＣＣをそれぞれ供給する。
【００３６】
テストパターン発生部５は、テスタコントローラコンピュータ３の制御に基づいて、テストパターンを生成するテストパターン情報を生成する。タイミング発生部６は、テスタコントローラコンピュータ３の制御に基づいて、テスト信号の信号周期を決定する。
【００３７】
波形生成部７は、テスタコントローラコンピュータ３の制御に基づいて、テストパターン発生部５が生成したテストパターン情報、およびタイミング発生部６が決定した信号周期の情報に基づいてテストパターン波形を生成する。
【００３８】
ドライバ８、およびコンパレータ９には、半導体装置ＤＵＴがそれぞれ接続されている。ドライバ８は、波形生成部７が生成したテストパターン波形を、テスタコントローラコンピュータ３によって設定されたテストパターン波形の最大電圧値（Ｖｉｈ）、および最小電圧値（Ｖｉｌ）に基づいて半導体装置ＤＵＴに出力する。
【００３９】
コンパレータ９は、半導体装置ＤＵＴから出力された電圧波形が正常か否かを判定し、その判定結果をテスタコントローラコンピュータ３に出力する。テスタコントローラコンピュータ３は、判定結果に基づいて半導体装置ＤＵＴが正常か否かを判定する。
【００４０】
また、コンパレータ９は、ドライバ８と同等の機能を有しており、該ドライバ８と同様に、テスタコントローラコンピュータ３によって設定されたテストパターン波形の最大電圧値（Ｖｉｈ）、および最小電圧値（Ｖｉｌ）に基づいて半導体装置ＤＵＴに出力する。
【００４１】
パラメータ測定ユニット部１０は、テスタコントローラコンピュータ３の制御に基づいて半導体装置ＤＵＴに電圧や電流を印加すると共に、半導体装置ＤＵＴから出力される電圧や電流を測定し、その測定結果をテスタコントローラコンピュータ３に出力する。
【００４２】
また、デバイス供給電源部４は、電源発生制御回路１１、Ｄ／Ａ変換器１２、ならびにデバイス供給電源アナログ回路１３から構成されている。
【００４３】
電源発生制御回路１１は、テストパターン発生部５から出力される後述するパターン制御情報、またはテスタコントローラコンピュータ３から出力される設定情報に含まれる時間間隔情報のタイミングに基づいて、デジタル信号を生成して出力する。
【００４４】
Ｄ／Ａ変換器１２は、電源発生制御回路１１から出力されたデジタル信号をアナログ信号に変換して出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、所望の電圧を生成して電源電圧ＶＣＣとして半導体装置ＤＵＴに供給する。
【００４５】
図２は、デバイス供給電源部４に設けられた電源発生制御回路１１における構成の一例を示したブロック図である。
【００４６】
電源発生制御回路１１は、図示するように、第１の電圧変化部１４、第２の電圧変化部１５、マルチプレクサ１６、加算器１７、電圧初期値格納部１８、電圧設定値保持部１９、加算回路２０、補正器２１、上限電圧格納部２２、下限電圧格納部２３、比較器２４、時間情報格納部２５、および制御回路２６から構成されている。
【００４７】
第１の電圧変化部１４は、加算される電圧変化値ΔＶを格納し、第２の電圧変化部１５は、減算される電圧変化値−ΔＶを格納する。これらの電圧変化値（ΔＶ、−ΔＶ）は、テスタコントローラコンピュータ３（図１）によって設定される。
【００４８】
マルチプレクサ１６は、制御回路２６の制御信号に基づいて、第１の電圧変化部１４、または第２の電圧変化部１５に格納された電圧値を選択して出力する。加算器１７は、マルチプレクサ１６が選択した電圧値と電圧設定値保持部１９に格納されている電圧値（デジタル信号）とを加算して出力する。
【００４９】
電圧初期値格納部１８は、Ｄ／Ａ変換器１２に出力する初期値データ（デジタル信号）を格納する。この初期値データは、テスタコントローラコンピュータ３により設定される。電圧設定値保持部１９は、たとえば、レジスタなどからなり、加算器１７から出力される加算結果を記憶する。
【００５０】
加算回路２０は、電圧初期値格納部１８に格納されている初期値データと加算器１７の加算結果とを加算する。補正器２１は、加算回路２０から出力された加算結果を補正したデジタル信号を出力する。
【００５１】
上限電圧格納部２２は、テスタコントローラコンピュータ３により設定された上限電圧（デジタル信号）を格納する。下限電圧格納部２３は、テスタコントローラコンピュータ３により設定された下限電圧（デジタル信号）を格納する。
【００５２】
比較器２４は、補正器２１から出力されたデジタル信号と上限電圧格納部２２に格納された上限電圧、および下限電圧格納部２３に格納された下限電圧とを比較し、その判定結果を出力する。時間情報格納部２５は、Ｄ／Ａ変換器１２に転送するデジタル信号の時間間隔情報を格納する。時間間隔情報は、テスタコントローラコンピュータ３により設定される。
【００５３】
制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報、および比較器２４から出力される判定結果に基づいて、マルチプレクサ１６に制御信号を出力する。設定情報は、上記した電圧変化値（ΔＶ、−ΔＶ）、電圧初期値格納部１８に格納される初期値データ、上限電圧格納部２２に格納される上限電圧、下限電圧格納部２３に格納される下限電圧、時間情報格納部２５に格納される時間間隔情報、および補正器２１における補正データなどである。
【００５４】
また、制御回路２６は、テスタコントローラコンピュータ３から出力された補正情報に基づいて、補正器２１に補正情報を設定するとともに、電圧設定値保持部１９のリセット処理などを行う。
【００５５】
さらに、制御回路２６は、補正器２１から出力されるデジタル信号をＤ／Ａ変換器１２に出力する。制御回路２６が出力するデジタル信号の出力間隔は、時間情報格納部２５から出力される時間間隔情報、またはタイミング発生部６から出力されるパターン制御情報のいずれか一方、あるいは時間間隔情報とパターン制御情報との両方の情報に基づいて決定される。
【００５６】
ここで、パターン制御情報(テストパターン生成情報)とは、テストパターン発生部５が発生したテストパターン情報とタイミング発生部が発生したテストパターンの周期情報とからなり、制御回路２６は、入力されたパターン制御情報に基づいてテストパターンを発生させる。
【００５７】
Ｄ／Ａ変換器１２は、制御回路２６から出力されるデジタル信号に応じたアナログ信号に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅することにより、電源電圧ＶＣＣを変化させて半導体装置ＤＵＴに供給する。
【００５８】
次に、本実施の形態におけるデバイス供給電源部４による電源電圧ＶＣＣの電圧波形の生成技術について説明する。
【００５９】
図３は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【００６０】
この図３では、電源電圧ＶＣＣが、たとえば、０．３Ｖを上限値、−０．３Ｖを下限値として、０Ｖから０．１Ｖ毎に電圧を上限値まで等間隔の時間で上昇させた後、下限値まで、０．１Ｖ毎に電圧を等間隔の時間で下降させるサイクルを繰り返す電源波形を生成する例である。
【００６１】
まず、テスタコントローラコンピュータ３は、電源電圧ＶＣＣが０Ｖの電圧レベルからスタートするので、０Ｖの初期値データを電圧初期値格納部１８に格納する。また、テスタコントローラコンピュータ３は、電源電圧ＶＣＣが０．１Ｖ毎に増加、および０．１Ｖ毎に減少するので、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納し、第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータを格納する。
【００６２】
さらに、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として０．３Ｖを格納し、下限電圧格納部２３に下限電圧値として−０．３Ｖを格納するとともに、時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定する。これらの設定が、図３の’設定時間’において行われる。
【００６３】
以上の設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【００６４】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力される。加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【００６５】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。
【００６６】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値ΔＶ（０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．１Ｖ）を加算した電圧値（０．２Ｖ）を出力する。
【００６７】
この電圧値０．２Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【００６８】
加算回路２０は、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【００６９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。この補正器２１は、Ｄ／Ａ変換器１２が高精度なアナログ電圧を出力するように補正するものであり、各Ｄ／Ａ変換器１２の特性（誤差）に合わせて該Ｄ／Ａ変換器１２に入力するデジタルデータを補正する。
【００７０】
一般に、Ｄ／Ａ変換器１２から０Ｖのアナログ電圧を出力する場合には、該Ｄ／Ａ変換器１２に入力するデジタルデータは、’０ｘ００００’でよい。しかしながら、変換誤差を有するＤ／Ａ変換器１２では、たとえば、’０ｘ０００５’などのデジタルデータが入力された場合に０Ｖのアナログ電圧を出力するなどの場合がある。
【００７１】
よって、補正器２１は、加算回路２０から出力されたデジタルデータに補正情報（’０ｘ０００５’など）を付加してＤ／Ａ変換器１２に出力することにより、変換誤差が少ない高精度なアナログ電圧を生成するようにする。
【００７２】
たとえば、上記の例では、加算回路２０から’０ｘ００００’のデジタルデータが出力された際に、補正器２１は、’０ｘ００００’のデジタルデータに補正情報として’０ｘ０００５’を付加してＤ／Ａ変換器１２に出力する補正を行う。
【００７３】
補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧、および補正器２１から出力されたデータと下限電圧格納部２３に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路２６に出力する。
【００７４】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、補正器２１から出力されたデジタル信号を時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによってＤ／Ａ変換器１２に出力する。
【００７５】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００７６】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【００７７】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧、または下限電圧に達していない場合、制御回路２６は、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【００７８】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．２Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００７９】
そして、加算回路２０から出力されたデジタルデータが、上限電圧格納部２２に格納されている上限電圧と同じ０．３Ｖとなると、比較器２４は、加算回路２０から出力されたデジタルデータと上限電圧とが一致したことを示す比較結果を出力する。
【００８０】
この比較結果を受けて、制御回路２６は、補正器２１から出力されたデジタル信号（０．３）を設定されたデータ転送時間間隔ΔＴに基づいたタイミングによってＤ／Ａ変換器１２に出力するとともに、マルチプレクサ１６に制御信号を出力し、該マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択して出力するように制御を行う。
【００８１】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．３Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【００８２】
マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択することにより、該マルチプレクサ１６を介して、電圧変化値−ΔＶ（−０．１Ｖ）が加算器１７に入力される。
【００８３】
加算器１７は、マルチプレクサ１６から出力された電圧変化値−ΔＶ（−０．１Ｖ）に電圧設定値保持部１９に格納された電圧値（０．３Ｖ）を加算し、電圧値として０．２Ｖが加算器１７から出力される。
【００８４】
加算器１７から出力された電圧値（０．２Ｖ）は、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。
【００８５】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値−ΔＶ（−０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．２Ｖ）を加算した電圧値（０．１Ｖ）を出力する。
【００８６】
この電圧値０．１Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【００８７】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．２Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．２Ｖに相当するデジタルデータが入力される。
【００８８】
補正器２１は、入力されたデジタルデータ（たとえば、０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【００８９】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧、および補正器２１から出力されたデータと下限電圧格納部２３に格納されている下限電圧とをそれぞれ比較し、その比較結果を制御回路２６に出力する。
【００９０】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタル信号（電圧値）が上限電圧、または下限電圧のいずれかに到達しているか否かを判定し、上限電圧、または下限電圧のいずれかに到達していない場合、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号を、Ｄ／Ａ変換器１２に出力する。
【００９１】
以下、同様の動作を繰り返すことにより、電源電圧ＶＣＣが下限電圧の−０．３Ｖになるまで、０．１Ｖ毎に電圧レベルを低下させる。そして、電源電圧ＶＣＣが下限電圧と同じ−０．３Ｖとなると、制御回路２６は、マルチプレクサ１６が第１の電圧変化部１４に格納された電圧値を選択するように制御信号を出力する。これらの動作を繰り返して行うことにより、図３に示す電源波形を生成する。
【００９２】
図４は、本発明者が検討したテスト用の電源電圧波形の一例を示す説明図である。
【００９３】
この図４においては、背景技術で述べたデバイス電源供給部によって図３と同じ条件（０Ｖから、等間隔の時間で０．１Ｖ毎に電圧上限値（０．３Ｖ）まで上昇させた後、下限値（−０．３Ｖ）まで０．１Ｖ毎に電圧を等間隔の時間(ΔＴ)で下降させるサイクルを繰り返す）の電源波形を生成する例である。
【００９４】
先に述べたように、背景技術で述べたデバイス電源供給部では、Ｄ／Ａ変換器に入力するデジタル信号がソフトウェア処理によって設定される。よって、電源電圧波形を、０Ｖから０．１Ｖ毎に上昇させる設定(設定１)、上限電圧（０．３Ｖ）から０．１Ｖ毎に下降させる設定(設定２)、下限電圧（−０．３Ｖ）から０．１Ｖ毎に上昇させる設定(設定３)、ならびに再び上限電圧（０．３Ｖ）から０．１Ｖ毎に下降させる設定(設定４)におけるソフトウェア処理による時間（図４、設定時間Ｔ１〜Ｔ４）がそれぞれ必要となるが、これら設定時間Ｔ１〜Ｔ４が発生することによって等間隔の時間での電圧の上昇、および下降ができなくなってしまい、図３に示すような所望の電圧波形が得られなくなってしまう。
【００９５】
たとえば、設定２では、設定時間Ｔ２の処理時間が長いために、電圧レベルを上限電圧から０．１Ｖ下降させるまでの時間がΔＴ以上となってしまい、正確なテストを行うことができなくなってしまう。
【００９６】
一方、図２の示した電源発生制御回路１１では、ハードウェアによってＤ／Ａ変換器１２に出力するデジタル信号を生成しているので、ソフトウェア処理が不要となり、高速で正確な電源電圧ＶＣＣの電圧波形を生成することができる。
【００９７】
図５は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の他の例を示す説明図である。
【００９８】
この図５では、電源電圧ＶＣＣが、たとえば、０．６Ｖを上限値とし、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、電圧値が０．１Ｖ上昇する毎に電圧値の上昇間隔が長くなっていく電源波形を生成する例である。
【００９９】
また、図５の電圧波形を生成する場合において、制御回路２６は、時間情報格納部２５に格納された時間間隔情報を用いてＤ／Ａ変換器１２に転送するデジタル信号を出力するのではなく、タイミング発生部６（図１）から出力されるパターン制御情報に基づいて生成されるテストパターン波形（図５の下側に示す）の信号立ち上がりのタイミングにおいてデジタル信号の出力を行う設定とされる。
【０１００】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納する。続いて、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として０．６Ｖを格納する。
【０１０１】
また、テスタコントローラコンピュータ３は、制御回路２６がタイミング発生部６から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１０２】
ここで、タイミング発生部６から出力されたパターン制御情報は、たとえば、Ｄ／Ａ変換器１２へのデータ転送時間間隔が、電圧レベルが０．１Ｖ上昇する毎に時間間隔ΔＴ×Ｘ（Ｘ＝１、２、３、・・・）ずつ変化する設定となっている。
【０１０３】
これらの設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１０４】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１０５】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。
【０１０６】
続いて、加算器１７は、マルチプレクサ１６を介して出力された電圧変化値ΔＶ（０．１Ｖ）に、電圧設定値保持部１９に格納された電圧値（０．１Ｖ）を加算した電圧値（０．２Ｖ）を出力する。
【０１０７】
この電圧値０．２Ｖは、電圧設定値保持部１９に格納されるとともに、加算回路２０に出力される。加算器１７は、上記した動作を繰り返して行う。
【０１０８】
加算回路２０は、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１０９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。
【０１１０】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧とを比較し、その比較結果を制御回路２６に出力する。
【０１１１】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、タイミング発生部６から出力されたパターン制御情報から生成したテストパターンの波形立ち上がりのタイミングｔ１によって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１１２】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１１３】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１１４】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、パターン制御情報に基づいて生成したテストパターンの次の波形立ち上がりのタイミングｔ２（タイミングｔ１からΔＴ経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１１５】
同様に、加算回路２０から、加算器１７から出力された電圧値（０．３Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．３Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．３Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１１６】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングｔ３（タイミングｔ２からΔＴ×２経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１１７】
以降、同様に、制御回路２６は、０．１Ｖずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングｔ４（タイミングｔ３からΔＴ×３経過したタイミング）、タイミングｔ５（タイミングｔ４からΔＴ×４経過したタイミング）、およびタイミングｔ６（タイミングｔ４からΔＴ×５経過したタイミング）毎に上限電圧である０．６Ｖになるまで出力する。
【０１１８】
図６は、本発明者が検討したテスト用の電源電圧波形の他の例を示す説明図である。
【０１１９】
図６においては、背景技術で述べたデバイス電源供給部によって図５と同じ条件（０．６Ｖを上限値とし、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、電圧値が０．１Ｖ上昇する毎に電圧値の上昇間隔が長くなっていく）の電源波形を生成する例である。
【０１２０】
この図６の場合においても、図４と同じく、電圧波形が０．１Ｖ上昇する毎(設定１〜４毎)にソフトウェア処理による設定時間Ｔ１〜Ｔ４が必要であり、ソフトウェア処理を行うコンピュータの負荷状態よって、該ソフトウェア処理の設定時間が増加してしまった場合には、所望の電圧波形とことなる波形となってしまう恐れがある。
【０１２１】
図７は、デバイス供給電源部４が生成するテスト用の電源電圧ＶＣＣの電圧波形の一例を示す説明図である。
【０１２２】
この図７においては、電源電圧ＶＣＣが、たとえば、５Ｖを上限値として、０Ｖから０．１Ｖ毎に電圧を上限値まで上昇させ、その上昇させる間隔が、図５の場合とは逆に０．１Ｖ上昇する毎に短くなる指数関数的な波形となるようにした電源波形を生成する例である。
【０１２３】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納する。続いて、テスタコントローラコンピュータ３は、上限電圧格納部２２に上限電圧値として５．０Ｖを格納する。
【０１２４】
続いて、テスタコントローラコンピュータ３は、制御回路２６がタイミング発生部６から出力されたパターン制御情報に基づいて生成されたテストパターン（図７の下側に示す）における信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１２５】
これらの設定が終了すると、制御回路２６は、テスタコントローラコンピュータ３から出力された設定情報に基づいて、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１２６】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１２７】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。以降の加算器１７による処理は、図３、および図５の場合と同様であるので、説明は省略する。
【０１２８】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１２９】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正して出力する。補正器２１から出力されたデジタルデータは、比較器２４、および制御回路２６にそれぞれ入力される。
【０１３０】
比較器２４は、補正器２１から出力されたデータと上限電圧格納部２２に格納されている上限電圧とを比較し、その比較結果を制御回路２６に出力する。
【０１３１】
制御回路２６は、比較器２４の比較結果に基づいて、補正器２１から出力されたデジタルデータ（電圧値）が上限電圧に到達しているか否かを判定し、上限電圧に到達していない場合、テストパターンの波形立ち上がりのタイミングｔ１によって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１３２】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力する。デバイス供給電源アナログ回路１３は、Ｄ／Ａ変換器１２から出力されたアナログ信号を増幅し、０Ｖ（電圧初期値格納部１８に設定された初期値データ）から０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１３３】
続いて、加算回路２０から、加算器１７から出力された電圧値（０．２Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．２Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．２Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１３４】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、テストパターンの次の波形立ち上がりのタイミングｔ２（タイミングｔ１からΔＴ経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１３５】
同様に、加算回路２０から、加算器１７から出力された電圧値（０．３Ｖ）に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算した０．３Ｖが出力されると、補正器２１は、入力されたデジタル信号（０．３Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、比較器２４、および制御回路２６にそれぞれ出力する。
【０１３６】
補正器２１から出力されたデジタル信号（電圧値）が上限電圧に達していない場合、制御回路２６は、補正器２１から出力されたデジタル信号を、次のテストパターンの波形立ち上がりのタイミングｔ３（タイミングｔ１からΔＴ／２経過したタイミング）によってＤ／Ａ変換器１２に出力する。
【０１３７】
以降、同様に、制御回路２６は、０．１Ｖずつ電圧レベルが上昇した電圧波形を、テストパターンの波形立ち上がりタイミングｔ３（タイミングｔ２からΔＴ／３経過したタイミング），ｔ４（タイミングｔ３からΔＴ／４経過したタイミング），・・・毎に上限電圧である５．０Ｖになるまで出力する。
【０１３８】
図８は、デバイス供給電源部４によってテスト用の電源電圧ＶＣＣをリンギング波形のような電圧波形に生成する一例を示す説明図である。
【０１３９】
この場合、デバイス供給電源部４には、０Ｖの初期値データが電圧初期値格納部１８に格納され、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータが格納され、第２２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータが格納される。一方、上限電圧格納部２２、および下限電圧格納部２３には、上限電圧値、下限電圧値の設定をしない。
【０１４０】
また、制御回路２６には、テストパターン発生部５からパターン情報が入力されており、該制御回路２６は、そのパターン情報に基づいて、テストパターン（図８の下側に示す）を発生する。
【０１４１】
さらに、テスタコントローラコンピュータ３は、Ｈｉ信号を示すテストパターンが発生している期間、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力し、Ｌｏ信号を示すテストパターンが発生している期間、第２の電圧変化部１５に格納された電圧変化値−ΔＶ（−０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力するように制御回路２６を設定する。
【０１４２】
まず、テスタコントローラコンピュータ３は、０Ｖの初期値データを電圧初期値格納部１８に格納し、第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータを格納し、第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータを格納する。
【０１４３】
続いて、テスタコントローラコンピュータ３は、時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定するとともに、制御回路２６における動作設定を行う。
【０１４４】
この動作設定は、上記したように、制御回路２６が、Ｈｉ信号を示すテストパターンが発生している期間に、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択し、Ｌｏ信号を示すテストパターンが発生している期間に、第２の電圧変化部１５に格納された電圧変化値−ΔＶ（−０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力するように設定である。
【０１４５】
これらの設定が終了すると、テストパターン発生部５から制御回路２６にパターン制御情報が出力され、該制御回路２６は、入力されたパターン制御情報に基づいてＨｉ信号を示すテストパターンを発生する。
【０１４６】
制御回路２６は、テストパターンがＨｉ信号となっているので、第１の電圧変化部１４に格納された電圧変化値ΔＶ（０．１Ｖ）を選択して出力するようにマルチプレクサ１６に制御信号を出力する。
【０１４７】
マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）は、加算器１７に入力され、加算器１７は、マルチプレクサ１６から出力された電圧変化値ΔＶ（０．１Ｖ）に電圧設定値保持部１９に格納された電圧値を加算して出力する。
【０１４８】
マルチプレクサ１６を介して出力された電圧変化値ΔＶは、０．１Ｖであり、電圧設定値保持部１９にはデジタルデータが格納されていないので、電圧値として０．１Ｖが加算器１７から出力される。このとき、加算器１７から出力された電圧値（０．１Ｖ）は、電圧設定値保持部１９に格納される。以降の加算器１７による処理は、図３の場合と同様であるので、説明は省略する。
【０１４９】
加算回路２０においては、加算器１７から出力された電圧値に、電圧初期値格納部１８に格納された初期値データ（０Ｖ）を加算して補正器２１に出力する。たとえば、加算器１７から出力された電圧値が０．１Ｖの場合、初期値データが０Ｖであるので、補正器２１には、０．１Ｖに相当するデジタルデータが入力される。
【０１５０】
補正器２１は、入力されたデジタルデータ（たとえば、０．１Ｖに相当するデジタルデータ）を制御回路２６が設定した補正情報に基づいて補正し、制御回路２６に出力する。制御回路２６は、時間情報格納部２５に設定されたデータ転送時間間隔ΔＴに基づいたタイミングによって補正器２１から出力されたデジタル信号をＤ／Ａ変換器１２に出力する。
【０１５１】
Ｄ／Ａ変換器１２は、入力されたデジタル信号をアナログ信号に変換してデバイス供給電源アナログ回路１３に出力し、該デバイス供給電源アナログ回路１３がアナログ信号を増幅して、０Ｖから０．１Ｖ高い電圧を電源電圧ＶＣＣとして出力する。
【０１５２】
その後も、同様の処理により、補正器２１から出力されるデジタル信号は、データ転送時間間隔ΔＴに基づいたタイミングによってテストパターンがＨｉ信号を示している間、Ｄ／Ａ変換器１２に出力される。
【０１５３】
続いて、テストパターンがＬｏ信号を示した場合、制御回路２６は、マルチプレクサ１６に制御信号を出力し、該マルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択して出力するように制御を行う。
【０１５４】
以降の処理については、図３のマルチプレクサ１６が第２の電圧変化部１５に格納された電圧値を選択した場合と同様である。なお、図３の場合は、比較器２４によって上限電圧、および下限電圧の比較が行われていたが、図８では、上限電圧、ならびに下限電圧の設定が行われておらず、比較器２４による比較もない点である。
【０１５５】
ここでも、制御回路２６は、テストパターンがＬｏ信号を示している期間、第２の電圧変化部１５に格納された電圧値を選択するようにマルチプレクサ１６を制御するので、電源波形は、データ転送時間間隔ΔＴに基づいたタイミングによって−０．１Ｖ毎に減少していく波形となる。
【０１５６】
この図８のような電源波形を背景技術で述べたデバイス電源供給部によって生成する場合には、電源波形の電圧レベルを増加させる際、あるいは電圧レベルの減少させる際に、ソフトウェア処理による設定時間が必要となってしまい、所望の電圧波形が得られなくなってしまう。
【０１５７】
特に、図８の後半示すような、電源波形の電圧レベルを、短時間で増加／減少を繰り返すような波形とすることが困難となる。
【０１５８】
しかしながら、図２の電源発生制御回路１１では、テストパターン発生部５から出力されたパターン制御情報に基づいてテストパターンを生成するだけで、図８に示すような短時間で電圧レベルの増加／減少を繰り返すような波形を高精度に生成することができる。
【０１５９】
それにより、本実施の形態１によれば、ハードウェア処理によってＤ／Ａ変換器１２に出力するデジタル信号を生成する電源発生制御回路１１を備えたことにより、高速に変化するテスト用の電源波形を短時間で、高精度に生成することができる。
【０１６０】
それにより、半導体装置ＤＵＴにおいて、実使用時の電源投入時（または電源遮断時）などの特性を想定したテストを高精度行うことができ、半導体装置ＤＵＴの信頼性を向上させることができる。
【０１６１】
また、実施の形態１では、テスタ２に（図１）にデバイス供給電源部４が備えられた構成としたが、一般的なテスタに外付けの試験補助回路(BOST：Built-Out Self-Test)としてデバイス供給電源部４を設ける構成としてもよい。
【０１６２】
（実施の形態２）
図９は、本発明の実施の形態２による半導体テストシステムの一例を示すブロック図である。
【０１６３】
前記実施の形態１では、図１に示すように、デバイス供給電源部４から半導体装置ＤＵＴにテスト用の電源電圧ＶＣＣを供給する構成としたが、本実施の形態２においては、半導体装置ＤＵＴが２種類の電源電圧ＶＣＣ，ＶＤＤが供給される２つ電源端子を有した場合のテスト用の供給技術について説明する。
【０１６４】
この場合、半導体テストシステム１は、図９に示すように、テスタ２、およびテスタコントローラコンピュータ３からなり、前記実施の形態１の図１と同様の構成となっている。また、テスタ２においても、前記実施の形態１の図１と同様に、複数のデバイス供給電源部４、テストパターン発生部５、タイミング発生部６、波形生成部７、複数のドライバ８、複数のコンパレータ９、ならびにパラメータ測定ユニット部１０から構成されている。
【０１６５】
また、デバイス供給電源部４は、前記実施の形態１の図１と同様に、電源発生制御回路１１、Ｄ／Ａ変換器１２、ならびにデバイス供給電源アナログ回路１３から構成されており、電源発生制御回路１１においても、前記実施の形態１の図２と同様に、第１の電圧変化部１４、第２の電圧変化部１５、マルチプレクサ１６、加算器１７、電圧初期値格納部１８、電圧設定値保持部１９、加算回路２０、補正器２１、上限電圧格納部２２、下限電圧格納部２３、比較器２４、時間情報格納部２５、および制御回路２６から構成されている。
【０１６６】
図９の半導体テストシステム１において、前記実施の形態１と異なるところは、複数のデバイス供給電源部４のうち、２つのデバイス供給電源部４1，４2が１つの半導体装置ＤＵＴにそれぞれ接続されており、これら２つのデバイス供給電源部４1，４2を用いて１つの半導体装置ＤＵＴにおける電源電圧のテストを行う点である。
【０１６７】
半導体装置ＤＵＴに接続されているデバイス供給電源部４1は、電源電圧ＶＣＣのテスト用の電源波形を生成し、該半導体装置ＤＵＴに接続されている他方のデバイス供給電源部４2は、電源電圧ＶＤＤのテスト用の電源波形を生成する。
【０１６８】
次に、半導体テストシステム１におけるテスト用の電源電圧ＶＣＣ、および電源電圧ＶＤＤの生成技術について、図９、および図２を用いて説明する。
【０１６９】
ここでは、たとえば、デバイス供給電源部４1は、電源電圧ＶＣＣが急峻な立ち上がりのテスト用の電圧波形を生成し、デバイス供給電源部４2は、電源電圧ＶＤＤが緩やかな立ち上がりのテスト用の電圧波形を生成するものとする。
【０１７０】
まず、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の電圧初期値格納部１８に０Ｖの初期値データをそれぞれ格納する。また、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の第１の電圧変化部１４に電圧変化値ΔＶとして０．１Ｖのデータをそれぞれ格納し、同じくデバイス供給電源部４1，４2の第２の電圧変化部１５に電圧変化値−ΔＶとして−０．１Ｖのデータをそれぞれ格納する。
【０１７１】
さらに、テスタコントローラコンピュータ３は、デバイス供給電源部４1，４2の上限電圧格納部２２に上限電圧値として０．６Ｖをそれぞれ格納する。続いて、テスタコントローラコンピュータ３は、デバイス供給電源部４1の時間情報格納部２５にＤ／Ａ変換器１２へのデータ転送時間間隔ΔＴを設定するとともに、デバイス供給電源部４2の制御回路２６がタイミング発生部６から出力されるパターン制御情報から生成されるテストパターン波形の信号立ち上がりのタイミングにおいてデジタル信号を出力するように設定する。
【０１７２】
テスタコントローラコンピュータ３は、データ転送時間間隔ΔＴを設定する際、デバイス供給電源部４１から出力される電源電圧ＶＣＣの電圧波形が、０Ｖから急峻な立ち上がりとなるようにデータ転送時間間隔ΔＴを設定する。
【０１７３】
また、テスタコントローラコンピュータ３は、テストパターン発生部５、およびタイミング発生部６の制御を行う際、デバイス供給電源部４２から出力される電源電圧ＶＤＤの電圧波形がデバイス供給電源部４1が生成する電源電圧ＶＣＣの電圧波形よりも穏やかな立ち上がりとなるようにする。
【０１７４】
この場合、制御回路２６は、前記実施の形態１の図５で述べたように、テストパターン波形のＨｉ信号のタイミングにより電圧レベルが変化する制御を行う。そこで、テスタコントローラコンピュータ３は、テストパターン波形におけるＨｉ信号からＨｉ信号までの間隔が大きくなるパターン制御情報が生成されるように、テストパターン発生部５、およびタイミング発生部６の制御を行う。
【０１７５】
以上の設定を行った後、デバイス供給電源部４1，４2によって電源電圧ＶＣＣ，ＶＤＤをそれぞれ生成させることにより、異なる電圧波形を略同じタイミングにおいて半導体装置ＤＵＴに供給することができる。
【０１７６】
それにより、本実施の形態２おいては、半導体装置ＤＵＴに２つの電源端子が備えられている場合であっても、略同じタイミングで異なる電圧波形のテスト用の電源電圧を供給することができる。
【０１７７】
また、図９では、半導体装置ＤＵＴが２種類の電源電圧（電源電圧ＶＣＣ、および電源電圧ＶＤＤ）が供給される電源端子を有した構成としたが、たとえば、半導体装置ＤＵＴが、３種類、またはそれ以上の電源電圧が供給される電源端子を有する場合であっても、半導体装置ＤＵＴに接続するデバイス供給電源部４の数を増やすことで対応可能である。
【０１７８】
たとえば、半導体装置ＤＵＴが３種類の電源電圧ＶＣＣ，ＶＤＤ、ＡＶＣＣが供給される電源端子を有する場合、該半導体装置ＤＵＴには、テスト用の電源電圧ＶＣＣを生成するデバイス供給電源部４1、テスト用の電源電圧ＶＤＤを生成するデバイス供給電源部４2、ならびにテスト用の電源電圧ＡＶＣＣを生成するデバイス供給電源部が接続される構成となる。
【０１７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１８０】
本発明は、半導体装置にテスト用の電源電圧を供給する技術に適している。
【符号の説明】
【０１８１】
１ 半導体テストシステム
２ テスタ
３ テスタコントローラコンピュータ
４ デバイス供給電源部
４1 デバイス供給電源部
４2 デバイス供給電源部
４3 デバイス供給電源部
５ テストパターン発生部
６ タイミング発生部
７ 波形生成部
８ ドライバ
９ コンパレータ
１０ パラメータ測定ユニット部
１１ 電源発生制御回路
１２ Ｄ／Ａ変換器
１３ デバイス供給電源アナログ回路
１４ 第１の電圧変化部
１５ 第２の電圧変化部
１６ マルチプレクサ
１７ 加算器
１８ 電圧初期値格納部
１９ 電圧設定値保持部
２０ 加算回路
２１ 補正器
２２ 上限電圧格納部
２３ 下限電圧格納部
２４ 比較器
２５ 時間情報格納部
２６ 制御回路
【特許請求の範囲】
【請求項１】
テスト用の電源電圧を生成し、前記電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、
前記電源供給回路は、
前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、
前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、
前記電源発生制御回路は、
前記Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、前記デジタル信号を生成し、前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項２】
請求項１記載の半導体テスト装置において、
前記電源発生制御回路に入力される電源電圧波形設定情報は、
前記電源電圧の最大電圧値を設定する上限電圧データと、
前記電源電圧の最小電圧値を設定する下限電圧データと、
前記電源電圧の初期値を設定する初期値電圧データと、
正極性に前記電源電圧を変化させる加算電圧データと、
負極性に前記電源電圧を変化させる減算電圧データと、
前記デジタル信号の出力間隔を設定する時間間隔データとを有し、
前記電源発生制御回路は、
前記初期値電圧データを格納する電圧初期値格納部と、
前記加算電圧データを格納する第１の電圧変化部と、
前記減算電圧データを格納する第２の電圧変化部と、
前記上限電圧データを格納する上限電圧格納部と、
前記下限電圧データを格納する下限電圧格納部と、
制御信号に基づいて、前記上限電圧格納部に格納されている上限電圧データ、または前記下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、
前記選択部が選択した電圧データと電圧設定値とを加算して出力する第１の加算回路と、
前記第１の加算回路から出力される加算結果を記憶し、前記電圧設定値として前記加算器に出力する電圧設定値保持部と、
前記電圧初期値格納部に格納されている初期値電圧データと前記第１の加算回路の加算結果とを加算する第２の加算回路と、
前記時間間隔データを格納する時間情報格納部と、
前記時間情報格納部に格納された時間間隔データに基づいて、前記第２の加算回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力するとともに、前記第１の電圧変化部、または前記第２の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて前記制御信号を生成して前記選択部に出力する制御回路とを有することを特徴とする半導体テスト装置。
【請求項３】
請求項２記載の半導体テスト装置において、
前記電源発生制御回路は、
さらに、前記第２の加算回路から出力された加算結果を補正する補正回路を有し、
前記制御回路は、
前記補正回路から出力される補正済みのデジタルデータを前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項４】
請求項２記載の半導体テスト装置において、
前記制御回路は、
前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンを前記時間間隔データとして用い、前記テストパターンのタイミングに基づいて前記第２の加算回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項５】
請求項３記載の半導体テスト装置において、
前記制御回路は、
前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンのタイミングに基づいて前記補正回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項６】
ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、前記半導体装置の電気的特性をテストする工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
テスト用の前記電源電圧は、
前記電源電圧の最大電圧値を設定する上限電圧データ、前記電源電圧の最小電圧値を設定する下限電圧データ、前記電源電圧の初期値を設定する初期値電圧データ、正極性に前記電源電圧を変化させる加算電圧データ、および負極性に前記電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、前記半導体装置をテストするテストパターンに基づいて前記デジタル信号をＤ／Ａ変換器に出力してアナログ信号に変換して生成されることを特徴とする半導体装置の製造方法。
【請求項１】
テスト用の電源電圧を生成し、前記電源電圧を半導体装置に供給する電源供給回路を備えた半導体テスト装置であって、
前記電源供給回路は、
前記電源電圧を生成するデジタル信号を生成して出力する電源発生制御回路と、
前記電源発生制御回路が生成したデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器から出力されたアナログ信号を増幅し、所望の電圧を生成して前記電源電圧として半導体装置に供給するデバイス供給電源アナログ回路とを有し、
前記電源発生制御回路は、
前記Ｄ／Ａ変換器に出力するデジタル信号のデジタル値、および出力タイミングを決定する電源電圧波形設定情報に基づいて、前記デジタル信号を生成し、前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項２】
請求項１記載の半導体テスト装置において、
前記電源発生制御回路に入力される電源電圧波形設定情報は、
前記電源電圧の最大電圧値を設定する上限電圧データと、
前記電源電圧の最小電圧値を設定する下限電圧データと、
前記電源電圧の初期値を設定する初期値電圧データと、
正極性に前記電源電圧を変化させる加算電圧データと、
負極性に前記電源電圧を変化させる減算電圧データと、
前記デジタル信号の出力間隔を設定する時間間隔データとを有し、
前記電源発生制御回路は、
前記初期値電圧データを格納する電圧初期値格納部と、
前記加算電圧データを格納する第１の電圧変化部と、
前記減算電圧データを格納する第２の電圧変化部と、
前記上限電圧データを格納する上限電圧格納部と、
前記下限電圧データを格納する下限電圧格納部と、
制御信号に基づいて、前記上限電圧格納部に格納されている上限電圧データ、または前記下限電圧格納部に格納されている下限電圧データのいずれかを選択して出力する選択部と、
前記選択部が選択した電圧データと電圧設定値とを加算して出力する第１の加算回路と、
前記第１の加算回路から出力される加算結果を記憶し、前記電圧設定値として前記加算器に出力する電圧設定値保持部と、
前記電圧初期値格納部に格納されている初期値電圧データと前記第１の加算回路の加算結果とを加算する第２の加算回路と、
前記時間間隔データを格納する時間情報格納部と、
前記時間情報格納部に格納された時間間隔データに基づいて、前記第２の加算回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力するとともに、前記第１の電圧変化部、または前記第２の電圧変化部のいずれの電圧値を出力するかを設定する設定情報に基づいて前記制御信号を生成して前記選択部に出力する制御回路とを有することを特徴とする半導体テスト装置。
【請求項３】
請求項２記載の半導体テスト装置において、
前記電源発生制御回路は、
さらに、前記第２の加算回路から出力された加算結果を補正する補正回路を有し、
前記制御回路は、
前記補正回路から出力される補正済みのデジタルデータを前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項４】
請求項２記載の半導体テスト装置において、
前記制御回路は、
前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンを前記時間間隔データとして用い、前記テストパターンのタイミングに基づいて前記第２の加算回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項５】
請求項３記載の半導体テスト装置において、
前記制御回路は、
前記半導体装置をテストするテストパターンを生成するテストパターン生成情報に基づいてテストパターンを生成し、前記テストパターンのタイミングに基づいて前記補正回路から出力されるデジタル信号の出力間隔を制御して前記Ｄ／Ａ変換器に出力することを特徴とする半導体テスト装置。
【請求項６】
ハードウェア構成からなる電源発生制御回路が生成したデジタル信号をアナログ信号に変換して生成されたテスト用の電源電圧を半導体装置に供給し、前記半導体装置の電気的特性をテストする工程を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
テスト用の前記電源電圧は、
前記電源電圧の最大電圧値を設定する上限電圧データ、前記電源電圧の最小電圧値を設定する下限電圧データ、前記電源電圧の初期値を設定する初期値電圧データ、正極性に前記電源電圧を変化させる加算電圧データ、および負極性に前記電源電圧を変化させる減算電圧データに基づいてデジタル信号を生成し、前記半導体装置をテストするテストパターンに基づいて前記デジタル信号をＤ／Ａ変換器に出力してアナログ信号に変換して生成されることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２２０３５８（Ｐ２０１２−２２０３５８Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８７１６７（Ｐ２０１１−８７１６７）
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月１１日（２０１１．４．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]