デジタル−アナログ変換器（ＤＡＣ）は、複数の入力信号に応答して複数の第１の光信号を生成するための複数の電光変換器と、第１の光信号の強度を減衰させ、複数の第２の光信号を生成するための複数の光減衰器と、第２の光信号を組み合わせ、第３の光信号を生成するための光学カプラと、第３の光信号を電気的アナログ信号に変換するための光検出器とを含む。
（もっと読む）

信号再構成のための単純なアナログ回路を使用しフィードバック制御技術を採用して１次以上のホールドでデジタル／アナログ変換を実行するための技術が開示される。
１つの設計において、デジタル／アナログ変換回路は、逆モデル回路、フィードバック回路、ゼロ次のホールド（ＺＯＨ）回路、およびアナログ回路を含む。
逆モデル回路は、デジタル入力信号を処理し、第１のデジタル信号を供給する。
フィードバック回路は、第１のデジタル信号とアナログ回路からのアナログ出力信号を受信し、低周波ノイズ・フィルタリング実行し、第２のデジタル信号を供給する。
ＺＯＨ回路は、ゼロ次のホールドでデジタルからアナログに第２のデジタル信号を変換し、アナログ回路のためのアナログ入力信号を供給する。
アナログ回路は、アナログ入力信号上で作動し、アナログ出力信号を供給する。
アナログ回路は、１つ以上のポールを含み得る。
（もっと読む）

【課題】表示ドライバ回路において、ＤＡ変換回路のレイアウトサイズの増大を抑制しつつ、そのＤＡ変換回路が扱い得る電位範囲を拡張すること。
【解決手段】本発明に係る表示ドライバ回路１０は、デジタルデータを第１電位範囲ＲＰ中の階調電位ＶＰに変換する第１ＤＡ変換回路３１と、デジタルデータを第２電位範囲ＲＮ中の階調電位ＶＮに変換する第２ＤＡ変換回路３２と、を備える。第１ＤＡ変換回路３１は、コモン電位ＶＣＯＭ以上の階調電位を出力する第１ＰＭＯＳトランジスタＭｐ５〜Ｍｐ７を有する。一方、第２ＤＡ変換回路３２は、コモン電位ＶＣＯＭ以下の階調電位を出力するＮＭＯＳトランジスタに加えて、コモン電位ＶＣＯＭ以上の階調電位ＶＮ４を出力する第２ＰＭＯＳトランジスタＭｐ１０を有する。第２ＰＭＯＳトランジスタＭｐ１０のバックゲートに印加される基板電位は、第１ＰＭＯＳトランジスタＭｐ５〜Ｍｐ７のバックゲートに印加される基板電位より低い。 （もっと読む）

【課題】コストを低く抑えて精度の高いＤＣオフセット電圧を差動信号に加算すること。
【解決手段】正極側出力信号Ｓ２ａおよび負極側出力信号Ｓ２ｂに共通に付加されるコモンＤＣオフセット電圧に対応し、高精度オフセットＤＡ変換器１５から正極用バッファアンプ４までの間の回路上のゲイン誤差を相殺した入力コモンＤＣオフセット電圧を演算し、高精度おオフセットＤＡ変換器１５に出力するオフセットデータ演算回路１１と、加算器１７に加算される高精度オフセットＤＡ変換器１５から出力された電圧信号に加算器１７から負極用バッファアンプ５までの回路上のゲイン誤差を加えた電圧信号の電圧値と前記コモンＤＣオフセット電圧の電圧値との差分電圧値に対応し、低精度オフセットＤＡ変換器１６から負極用バッファアンプ５までの間の回路上のゲイン誤差を相殺したコモンＤＣオフセット補正電圧を低精度オフセットＤＡ変換器１６に出力するオフセットデータ演算回路１２とを備える。 （もっと読む）

【課題】高速クロックを必要としない高精度Ｄ／Ａ。
【解決手段】信号が入力される入力ポートと、アナログフィルタの入力ポートに接続された出力ポートとを有するデジタルプロセッサを備え、デジタルプロセッサは、基準入力電圧をアナログフィルタのデジタルモデルからの電圧と比較するフィードバックループを備えている。基準入力電圧とアナログフィルタのデジタルモデルからの電圧とを比較するフィードバックループを用いる。コンバータの次の状態（０または１）は、入力（基準）電圧をフィードバックループからの電圧と比較することにより設定される。コンバータの出力信号はアナログフィルタへ送られる。アナログフィルタのフィルタ特性をデジタルモデルのフィルタ特性と一致させると、アナログ電圧は、デジタル電圧及び基準電圧と一致する。 （もっと読む）

ＤＡコンバータシステムは、マルチビットシグマ−デルタ変調器およびＤＡコンバータのカスケードを含む。シグマ−デルタ変調器の量子化雑音は分離され、分離された量子化雑音は、周波数に依存しない信号伝達関数を有する第２ノイズシェーパ内でワード長短縮され、分離されたワード長の短縮された量子化雑音は、上記カスケードの量子化雑音から減じられる。好ましくは、分離された量子化雑音は、第２ノイズシェーパの前で増幅され、その後で減衰される。
（もっと読む）