【課題】受信特性に悪影響を及ぼすことなく、受信動作中にバックグランドキャリブレーションを実施可能とする半導体装置を提供する。
【解決手段】受信動作中に、利得や受信チャンネルの切り替えに伴って無効な受信信号が発生するタイミングを検出して、このタイミングに合わせてバックグランドキャリブレーションを行う。このとき、受信信号はもともと無効なのでキャリブレーションに伴うさらなる受信精度の悪化は表面化しない。また、バックグランドキャリブレーションを一定の周期で行う際に発生する不要信号成分も、バックグランドキャリブレーションをランダムなタイミングで行えば発生しない。 （もっと読む）

【課題】最小限の構成を用いて、演算増幅器の入出力端子間の寄生容量に起因する増幅回路の演算誤差を補償し、高精度の増幅率を得る。
【解決手段】増幅回路１０は、一方の端子が演算増幅器Ａ１の反転入力端子に、他方の端子が演算増幅器Ａ１の反転出力端子に接続された容量ＣＰ５と、一方の端子が演算増幅器Ａ１の非反転入力端子に、他方の端子が演算増幅器Ａ１の非反転出力端子に接続された容量ＣＮ５とを備えている。 （もっと読む）

【課題】ランプ信号の生成に容量帰還型アンプを用いても、良好なＡＤ変換精度でＡＤ変換を行うことができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、列毎に配置され画素からの信号を増幅する増幅回路と、ランプ信号を生成する参照信号発生回路と、ランプ信号及び増幅回路からの出力を用いて、画素からの信号をＡＤ変換するＡＤ変換回路とを備え、増幅回路が有する容量帰還型アンプ及び参照信号発生回路が有する容量帰還型アンプにて同じ構造の帰還容量を用い、かつ帰還容量と増幅器との接続関係を同じにするようにして、増幅回路及び参照信号発生回路のそれぞれの帰還容量のキャパシタンスの電圧依存性を等しくし、ＡＤ変換精度を向上させる。 （もっと読む）

【課題】受信信号の品質に応じて、ＡＤ変換器の識別レベルを適切に調整することにより、その実効的な分解能を向上させ、もって、高分解能と高速化の要求に応え得るデジタル受信機を提供する。
【解決手段】デジタル受信機は、識別レベル制御信号に応じて識別レベルを設定し、設定された識別レベルに基づいて入力アナログ信号をデジタル信号に変換するＡＤ変換器１０２と、設定値に基づき識別レベル制御信号を生成し、ＡＤ変換器へ出力する識別レベル調整回路１０４と、設定値に基づきＡＤ変換器の伝達関数に関する情報である伝達関数補正制御信号を生成する信号品質モニタ部１０８と、伝達関数補正制御信号に基づいて、ＡＤ変換器の伝達関数と初期伝達関数とのずれを相殺するようにデジタル信号を信号処理する伝達関数補正回路１０６とを備える。 （もっと読む）

【課題】 キャパシタの誤差の影響を少なくし、Ａ／Ｄ変換器の精度を高める。
【解決手段】 アナログ信号更新部１００は、キャパシタＣ１ＰおよびＣ１Ｎが差動増幅器１５０の入力側に入力キャパシタとして接続され、キャパシタＣ２ＰおよびＣ２Ｎが差動増幅器１５０の入出力間に帰還キャパシタとして接続された第１の状態またはキャパシタＣ２ＰおよびＣ２Ｎが差動増幅器１５０に入力キャパシタとして接続され、キャパシタＣ１ＰおよびＣ１Ｎが差動増幅器１５０に帰還キャパシタとして接続された第２の状態に切り換え可能である。制御部４００は、Ａ／Ｄ変換サイクル単位で、Ａ／Ｄ変換のための係数乗算処理時のアナログ信号更新部１００を交互に第１の状態とし、または第２の状態とする切り換えを行う。平均化部５０２は、所定回数に亙るＡ／Ｄ変換結果が得られる毎に、Ａ／Ｄ変換結果を平均化して出力する。 （もっと読む）

【課題】アナログデジタル変換装置のサイズを縮小し、且つ、インタリーブ間のミスマッチに起因する誤差の補正に必要な処理量を低減する。
【解決手段】本発明の実施形態のアナログデジタル変換装置は、アナログ入力信号をデジタル出力信号に変換する。アナログデジタル変換装置は、アナログデジタル変換ユニット１２と、疑似エイリアス信号生成部１１４と、利得制御部１１６と、エイリアス信号補正部１１８と、を備える。アナログデジタル変換ユニット１２は、アナログ入力信号を、複数のデジタル信号に変換する。疑似エイリアス信号生成部１１４は、複数のデジタル信号を合成した合成信号に含まれるエイリアス信号成分を模擬する疑似エイリアス信号を生成する。利得制御部１１６は、疑似エイリアス信号を用いて、デジタル出力信号の利得を制御する利得制御信号を生成する。エイリアス信号補正部１１８は、利得制御信号を用いて、エイリアス信号成分を補正する。 （もっと読む）

【課題】時間インターリーブ方式のＡ／Ｄ変換を行う際のＡ／Ｄ変換部のサンプリング時間誤差を、簡易な構成で精度よく推定できるようにする。
【解決手段】複数のＡ／Ｄ変換部のそれぞれでタイミングをずらしてＡ／Ｄ変換を行って得た複数のデジタル出力信号を複数の出力端子から出力する時間インターリーブＡ／Ｄ変換器における時間誤差推定装置は、前記複数のＡ／Ｄ変換部のサンプリング時間誤差を推定するものであり、前記複数のデジタル出力信号同士の類似度を表す相関値を求める相関器と、前記複数のＡ／Ｄ変換部の出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のＡ／Ｄ変換部のサンプリング時間誤差を推定する重み加算器と、を備える。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】アナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の抵抗器で分圧して複数の比較用電圧を生成する。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧との比較結果に応じたデジタル信号を出力する。各比較器は、２つの入力の電位差を検出する差動対回路を含む。差動対回路は、第１回路部５０と第２回路部６０とを有する。第１回路部は、第１入力トランジスタ５１と、第１入力トランジスタと直列に接続される抵抗器Ｒｒｅｆとを含む。第２回路部は、第１入力トランジスタと差動対を形成する第２入力トランジスタ６１と、第２入力トランジスタと直列に接続される可変抵抗器Ｒｖとを含む。可変抵抗器は、直列に接続されるとともに、制御信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。 （もっと読む）

【課題】 閾値のずれを補正できるコンパレータシステムを提供する
【解決手段】 コンパレータは、一対のキャパシタを介して入力端子から入力信号を受ける一対の入力ノードと、入力信号の電圧差を示す出力信号を出力する出力ノードとを有する。第１制御回路は、コンパレータの閾値を補正する補正期間に、所定量の負荷が出力ノードに接続された状態で、出力信号の論理が反転するまで一対の入力ノードに設定するコモン電圧を変更し、出力信号の論理が反転するときのコモン電圧の値を求め、求めたコモン電圧を補正期間後の通常動作期間に使用する。第２制御回路は、出力ノードに接続される負荷の量を設定する。第３制御回路は、補正期間に、所定量の負荷が出力ノードに接続されているときのコンパレータの標準の閾値の変動量に対応する電圧差を有する第１電圧および第２電圧を入力端子にそれぞれ供給する。 （もっと読む）

【課題】デジタル−アナログ変換器の低電圧動作を実現するとともにミラー電流精度を高める。
【解決手段】デジタル−アナログ変換器１０は、基準電流を所定のミラー比で複製する第１トランジスタと前記第１トランジスタにカスコード接続される第２トランジスタとを含むミラー回路と、前記第２トランジスタのゲートに接続され、外部からの入力されるデジタル入力信号によってオン・オフ制御されるアナログスイッチとを含む。 （もっと読む）

【課題】製造ばらつきによる誤動作が少ないＡＤ変換器を提供することを目的とする。
【解決手段】本発明に係るＡＤ変換器１は、アナログ入力信号を所定の分解能を有するデジタル信号に変換するサイクリック型のアナログデジタル変換器であって、入力される第１アナログ信号の大きさとしきい値とを比較して該比較結果を示すデジタル値を出力する比較部１３と、第１アナログ信号を１よりも大きく２よりも小さいβ倍に増幅するとともに比較部の比較結果に応じて所定の演算を実行して第２アナログ信号を出力するＭＤＡＣ部１４とを備えるデジタル近似部１０と、ＭＳＢを演算するときはアナログ入力信号を、又ＭＳＢを演算するとき以外は第２アナログ信号を第１アナログ信号として出力するマルチプレクサ２０と、βの値を推定するβ推定部３０と、比較部が出力するデジタル値を順次取り込んでデジタル信号として出力するデジタル信号出力部４０とを有する。 （もっと読む）

【課題】ディジタルＰＧＡを含むパイプライン型Ａ／Ｄコンバータであっても、ディジタルＰＧＡの利得に関係なく、線形性エラーが発生することを抑えて、パイプライン型Ａ／Ｄコンバータで生成された信号だけを増幅することができるパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】ディジタル出力信号ＤｏｕｔのＭＳＢ側を処理するＡ／Ｄコンバータ１０２−１´は、制御部１０５´から出力されたコンパレータ出力制御信号ＣＰ１，ＣＰ１´によって導通状態が制御される出力値固定用スイッチング素子１５１，１５２を有している。ディジタルＰＧＡ２０２によって所定の利得に応じてそれらのスイッチング素子の導通状態を制御することによって、Ａ／Ｄコンバータ１０２−１´，１０２−２´のコンパレータ出力値を固定させておき、通常動作状態のように処理途中の信号に加減算される基準電圧が切り替わらないようにしている。 （もっと読む）

【課題】比較器に対して最適な同相電圧を与えることによって、動作速度の向上を図る。
【解決手段】比較器１と、前記比較器の応答速度を判定する判定器２と、前記判定器の判定結果に従って、前記比較器の応答速度の遅延を低減するように、前記比較器の複数の入力における同相電圧を制御する電圧制御器３と、を有し、電圧比較回路１００は、電圧比較器（比較器）１，判定器２および電圧制御器３を有する。比較器１は、差動の入力信号Ｖip，Ｖimの高低を比較し、判定器２は、比較器１の動作の遅速を判定して電圧制御器３を制御し、電圧制御器３は、判定器２の出力に従って、入力信号Ｖip，Ｖimの同相電圧（コモン電圧）を制御する。なお、クロック発生器２００は、電圧比較回路１００における比較器１および判定器２に対するクロックを発生する。 （もっと読む）

【課題】ＳｕｂＤＡＣの出力端子につながる４端子コンパレータのトランジスタのゲート容量が所望の容量比となるように制御して補正し、高精度化を可能とする逐次比較型ＡＤ変換器を提供する。
【解決手段】探索範囲を設定するデジタル値ＤＳＲを受け、対応する電圧を出力するＭａｉｎＤＡＣ１０２，１０３と、探索範囲を設定するための制御信号を受け、対応する電圧を出力するＳｕｂＤＡＣ１０１と、ＭａｉｎＤＡＣ１０２，１０３とＳｕｂＤＡＣ１０１からの電圧の比較を行う４端子コンパレータ１０５，１０７、ＭａｉｎＤＡＣ＋（１０２）と、ＭａｉｎＤＡＣ−（１０３）の出力電圧を比較するコンパレータ１０６と、切替制御信号に基づきＳｕｂＤＡＣ１０１の出力Ａ１，Ｂ１，Ｄ１，Ｅ１又はコモン電圧ＶＣＭに切り替えるセレクタ１０４と、セレクタ１０４に切替制御信号を与える逐次比較レジスタロジック１０８を備える。 （もっと読む）

【課題】マルチプレクサの切り替えによってフィルタ回路の収束時間が変化したとしても正確な出力信号を取得することができる電子制御装置を提供する。
【解決手段】電子制御装置は、複数の信号を選択的に出力信号として出力するマルチプレクサ２７を備えている。また、マルチプレクサ２７の後段に接続され、マルチプレクサ２７が前回出力した出力信号が示す電圧値とマルチプレクサ２７が今回出力した出力信号が示す電圧値との電圧差に応じた収束時間で今回の出力信号を出力するフィルタ回路２８を備えている。さらに、マルチプレクサ２７の切り替え制御を行ってフィルタ回路２８から出力信号を取得するマイコン２４を備えている。そして、マイコン２４は、マルチプレクサ２７の切り替えにおけるフィルタ回路２８の収束時間に合わせて、マルチプレクサ２７の接続先毎に異なる切り替え時間を設定する。 （もっと読む）

【課題】入力信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキを低減する。
【解決手段】デジタル信号生成回路１０は、増幅ユニット１２と、基準電圧生成回路１４２と、変調器１４０と、を備える。増幅ユニット１２は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する。基準電圧生成回路１４２は、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する。変調器１４０は、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する。 （もっと読む）

【課題】セットリング誤差を線形化でき、高速で消費電力の小さいパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】パイプライン型Ａ／Ｄ変換回路において、各段のＡ／Ｄ変換回路部に、複数の比較器を含み、入力信号をＡ／Ｄ変換するサブＡ／Ｄ変換回路と、サブＡ／Ｄ変換回路からのデジタル信号を、正負の参照電圧を基準値として用いて生成したアナログ制御信号にＤ／Ａ変換し、アナログ制御信号に基づき、入力信号を、複数のサンプリングキャパシタを用いてサンプリングし、ホールドし、増幅してＤ／Ａ変換する乗算型Ｄ／Ａ変換回路と、後段側の乗算型Ｄ／Ａ変換回路でサンプリングをする前に、後段側のサンプリングキャパシタを、サブＡ／Ｄ変換回路に含まれる複数の比較器の出力する比較結果信号に応じて、正負の参照電圧の中間電圧値に予め充電するプリチャージ回路と、を設け、セットリング誤差を線形化する。 （もっと読む）

【課題】複数のＡＤ変換器を用いて同一のアナログ信号をＡＤ変換する信号処理装置において、個々のＡＤ変換器の特性のばらつきによって生じる同一のアナログ信号のＡＤ変換精度の低下を抑制する。
【解決手段】クロック生成部５８はπ［ｒａｄ］位相の異なる二つのクロックを生成し、対象信号供給部５２は受信信号ＲＳまたは０ＶのいずれかをＡＤ変換部６８の二つのＡＤ変換器７２、７４に供給する。被補正データ生成部８６は、ＡＤ変換部６８が受信信号ＲＳをＡＤ変換した結果に基づき、読出データＲＤを生成する。オフセットデータ生成部７６は、ＡＤ変換部６８が基準電圧をＡＤ変換した結果に基づき、ＡＤ変換器７２、７４毎の測定誤差を表すオフセットデータＡＺ１、ＡＺ２を生成する。補正部１００は、読出データＲＤからオフセットデータＡＺ１、ＡＺ２分を除去する補正処理を実行し、サンプリングデータＳＤを生成する。 （もっと読む）

【課題】容量DA変換器を駆動するドライバを低消費電力化しつつ、低誤差のAD変換を行う。
【解決手段】バイナリ重み型容量DA変換器は、アナログ入力信号と、参照電圧とに基づき、Nビットの各ビットに対応するサイクル毎に、残差信号を生成する。第1比較器は、前記サイクル内の第1の時点における前記残差信号を、所定電圧と比較して、論理値を表す第1比較結果を得る。レジスタは、前記第1比較結果を保持する。第２比較器は、前記サイクル内における前記第1の時点より後の第2の時点における前記残差信号を、前記所定電圧と比較して、論理値を表す第2比較結果を得る。誤り判定回路は、前記第1比較結果が前記第2比較結果と異なるとき、誤り検出信号を発生させる。誤り訂正回路は、前記誤り判定回路により前記誤り検出信号が発生させられたとき、前記レジスタから読み出し第1比較結果を反転して出力する。 （もっと読む）