デジタル信号生成回路及びデジタルマイク
【課題】入力信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキを低減する。
【解決手段】デジタル信号生成回路１０は、増幅ユニット１２と、基準電圧生成回路１４２と、変調器１４０と、を備える。増幅ユニット１２は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する。基準電圧生成回路１４２は、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する。変調器１４０は、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する。
【解決手段】デジタル信号生成回路１０は、増幅ユニット１２と、基準電圧生成回路１４２と、変調器１４０と、を備える。増幅ユニット１２は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する。基準電圧生成回路１４２は、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する。変調器１４０は、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、デジタル信号生成回路及びデジタルマイクに関する。
【背景技術】
【０００２】
従来のデジタルマイクは、電気信号を出力するマイク素子と、電気信号を温度に応じて増幅する増幅ユニットと、増幅ユニットの出力をデジタル信号に変換するアナログデジタル変換ユニットと、を備える。
【０００３】
増幅ユニットは、線形特性を有する抵抗と、非線形特性を有するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチと、温度に応じてＭＯＳスイッチのオン及びオフを制御する制御回路と、を備える。制御回路が温度に応じてＭＯＳスイッチのオン及びオフを制御することにより、増幅ユニットの増幅利得が温度に応じて変化する。これにより、電気信号が温度に応じて増幅する。
【０００４】
しかしながら、増幅ユニットに、非線形特性を有するＭＯＳスイッチと、ＭＯＳスイッチを制御する制御回路と、が設けられるので、増幅ユニットの増幅利得の歪み及びバラツキが大きくなる。即ち、従来のデジタルマイクでは、信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキが大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−４５６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、入力信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキを低減することである。
【課題を解決するための手段】
【０００７】
本発明の実施形態のデジタル信号生成回路は、増幅ユニットと、基準電圧生成回路と、変調器と、を備える。増幅ユニットは、温度に線形依存する信号レベルを有するアナログ入力信号を増幅する。基準電圧生成回路は、温度に線形依存させて基準電圧を生成する。変調器は、基準電圧に基づいて、増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する。
【図面の簡単な説明】
【０００８】
【図１】本実施形態のデジタルマイク１の構成を示すブロック図。
【図２】本実施形態の増幅ユニット１２の構成を示すブロック図。
【図３】本実施形態のＡＤＣ１４の構成を示すブロック図。
【図４】本実施形態の基準電圧Ｖｒｅｆとアナログ出力信号Ａｏｕｔの利得Ｇとの関係を示すグラフ。
【図５】本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成を示すブロック図。
【図６】本実施形態の第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆの特性を示すグラフ。
【図７】本実施形態のパラメータテーブルのデータ構造を示す図。
【発明を実施するための形態】
【０００９】
本実施形態について、図面を参照して説明する。
【００１０】
本実施形態のデジタルマイク１の構成について説明する。図１は、本実施形態のデジタルマイク１の構成を示すブロック図である。
【００１１】
図１に示すように、デジタルマイク１は、デジタル信号生成回路１０と、マイク素子２０と、デジタル信号処理回路（以下「ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）」という）３０と、を備える。
【００１２】
マイク素子２０は、静電型マイク素子である。マイク素子２０は、入力音圧に応じた容量値の変化に基づいて、電気信号であるアナログ入力信号Ａｉｎを生成する。アナログ入力信号Ａｉｎは、デジタルマイク１内の温度Ｔに線形依存する。温度Ｔが高いほど、アナログ入力信号Ａｉｎの信号レベルも大きくなる。
【００１３】
デジタル信号生成回路１０は、増幅ユニット１２と、アナログデジタル変換ユニット（以下「ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）」）１４と、増幅ユニット１２及びＡＤＣ１４は、電源電圧Ｖｄｄに基づいて動作する。増幅ユニット１２は、温度Ｔに依存しない増幅率でアナログ入力信号Ａｉｎを増幅し、増幅信号Ａｉｎ´を生成する。ＡＤＣ１４は、増幅信号Ａｉｎ´をデジタル出力信号Ｄｏｕｔに変換する。
【００１４】
ＤＳＰ３０は、デジタル出力信号Ｄｏｕｔに対して所定のデジタル処理を実行し、アナログ出力信号Ａｏｕｔを生成する。例えば、ＤＳＰ３０は、ローパスフィルタ又はフーリエ変換器を備える。
【００１５】
本実施形態の増幅ユニット１２の構成について説明する。図２は、本実施形態の増幅ユニット１２の構成を示すブロック図である。
【００１６】
図２に示すように、増幅ユニット１２は、レベルシフタ１２０と、入力抵抗１２２ａ及び１２２ｂと、差動アンプ１２４と、帰還抵抗１２６ａ及び１２６ｂと、を備える。
【００１７】
レベルシフタ１２０は、アナログ入力信号Ａｉｎのバイアス電位を、グラウンドＧＮＤのグラウンド電位から電源電圧Ｖｄｄの略半分の電位へシフトする。具体的には、レベルシフタ１２０は、２つの入力端子（第１入力端子及び第２入力端子）と、２つの出力端子（第１出力端子及び第２出力端子）と、を備える。レベルシフタ１２０の第１入力端子は、図１のマイク素子２０の出力端子に接続され、アナログ入力信号Ａｉｎを入力する。レベルシフタ１２０の第２入力端子は、グラウンドＧＮＤに接続される。即ち、レベルシフタ１２０の第２入力端子の電位は、グラウンド電位である。その結果、レベルシフタ１２０の第１入力端子は、極めて高い抵抗素子によってグラウンド電位にバイアスされる。
【００１８】
入力抵抗１２２ａ及び１２２ｂは、それぞれ、レベルシフタ１２０の第１出力端子及び第２出力端子と、差動アンプ１２４の第１入力端子及び第２入力端子と、に接続される。入力抵抗１２２ａ及び１２２ｂの抵抗値は、温度Ｔに対して線形性を有する。
【００１９】
差動アンプ１２４は、レベルシフタ１２０の出力信号（即ち、電源電圧の略半分の電位にシフトされたバイアス電位を有するアナログ入力信号Ａｉｎ）をシングル−差動変換するための変換機能と、レベルシフタ１２０の出力信号を増幅するための増幅機能と、を備える。具体的には、差動アンプ１２４は、２つの入力端子（第１入力端子及び第２入力端子）と、２つの出力端子（第１出力端子及び第２出力端子）と、を備える。差動アンプ１２４の第１入力端子及び第２入力端子には、それぞれ、入力抵抗１２２ａ及び１２２ｂと、帰還抵抗１２６ａ及び１２６ｂと、が接続される。差動アンプ１２４の第１出力端子及び第２出力端子には、それぞれ、帰還抵抗１２６ａ及び１２６ｂと、図１のＡＤＣ１４と、が接続される。差動アンプ１２４は、差動アンプ１２４の第１入力端子及び第２入力端子に供給された２つの入力信号の差に応じた２つの出力信号Ａｉｎ´１及びＡｉｎ´２を出力する。なお、差動アンプ１２４は、レベルシフタ１２０の出力信号が所定の閾値を超える場合に、レベルシフタ１２０の出力信号の信号レベルが閾値以下となるように、レベルシフタ１２０の出力信号の信号レベルを低減するためのリミッタ機能をさらに備えても良い。
【００２０】
帰還抵抗１２６ａ及び１２６ｂは、それぞれ、差動アンプ１２４の第１入力端子及び第２入力端子と、差動アンプ１２４の第１出力端子及び第２出力端子と、に接続される。帰還抵抗１２６ａ及び１２６ｂは、それぞれ、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２を差動アンプ１２４にフィードバックする。帰還抵抗１２６ａ及び１２６ｂの抵抗値は、温度Ｔに対して線形性を有する。
【００２１】
本実施形態のＡＤＣ１４の構成について説明する。図３は、本実施形態のＡＤＣ１４の構成を示すブロック図である。図４は、本実施形態の基準電圧Ｖｒｅｆとアナログ出力信号Ａｏｕｔの利得Ｇとの関係を示すグラフである。
【００２２】
図３に示すように、ＡＤＣ１４は、変調器１４０と、基準電圧生成回路１４２と、基準電圧調整回路１４４と、を備える。
【００２３】
変調器１４０は、基準電圧生成回路１４２が発生させた基準電圧Ｖｒｅｆの４倍のフルスケール電圧として用いて、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２をデジタル出力信号Ｄｏｕｔに変換する。例えば、変調器１４０は、４次の離散型デルタシグマ変調器であり、デジタル出力信号Ｄｏｕｔは、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号である。
【００２４】
ここで、アナログ出力信号Ａｏｕｔは、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２の信号レベルＶｉｎ´を用いて、式１のように表される。式１より、フルスケール電圧が１．１倍になると、アナログ出力信号Ａｏｕｔは、約−０．８ｄＢだけ小さくなる。即ち、式１より、基準電圧Ｖｒｅｆが高くなると、アナログ入力信号Ａｉｎに対するアナログ出力信号Ａｏｕｔの利得（即ち、デジタルマイク１の利得）Ｇが線形的に低下する（図４を参照）。
【数１】
【００２５】
基準電圧生成回路１４２は、図４の特性を満たすように、基準電圧Ｖｒｅｆを発生させる。即ち、基準電圧生成回路１４２は、変調器１４０のフルスケール電圧を規定する。基準電圧調整回路１４４は、温度Ｔに応じて基準電圧Ｖｒｅｆを調整するように、基準電圧生成回路１４２を制御する。
【００２６】
本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成について説明する。図５は、本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成を示すブロック図である。図６は、本実施形態の第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆの特性を示すグラフである。図７は、本実施形態のパラメータテーブルのデータ構造を示す図である。
【００２７】
図５に示すように、基準電圧生成回路１４２は、定電流源１４２ａ及び１４２ｂと、温度センサ１４２ｃと、基準電圧発生源１４２ｄと、を備える。基準電圧調整回路１４４は、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整する回路であり、ロジック回路１４４ａと、レジスタ１４４ｂと、を備える。
【００２８】
定電流源１４２ａ及び１４２ｂは、電源電圧Ｖｄｄに依存しない一定の電流を発生させる。基準電圧発生源１４２ｄの正端子には、定電流源１４２ａが発生させた定電流と、抵抗Ｒ１の抵抗値と、に応じた第１電圧Ｖ１が印加される。図６に示すように、温度Ｔにかかわらず、第１電圧Ｖ１は例えばＶｄｄ／２に固定される。基準電圧発生源１４２ｄの負端子には、定電流源１４２ｂが発生させた定電流と、温度センサ１４２ｃの出力信号の第３電圧Ｖ３（即ち、温度Ｔに応じた電圧）と、抵抗Ｒ２の抵抗値と、に応じた第２電圧Ｖ２が印加される。図６に示すように、温度Ｔが高くなるほど、第３電圧Ｖ３は線形的に低くなる。温度センサ１４２ｃは、デジタルマイク１内の任意の場所に設けられ、温度Ｔに応じた電流を生成する。温度センサ１４２ｃは、例えば感熱性のダイオードである。
【００２９】
可変抵抗Ｒｖは、複数の抵抗と、複数の抵抗のオン及びオフを切り替える複数のスイッチと、から構成される。各抵抗の抵抗値は、均等でも良いし、互いに異なっても良い。レジスタ１４４ｂには、パラメータテーブルが格納される。図７のパラメータテーブルは、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎ［ｄＢ／℃］と、可変抵抗Ｒｖの抵抗値［ｋΩ］及び抵抗Ｒ２の抵抗値［ｋΩ］との関係を示している。アナログ入力信号Ａｉｎの温度変化ΔＡｉｎは、マイク素子の種類に応じて決まる。ロジック回路１４４ａは、レジスタ１４４ｂに格納されたパラメータテーブルに基づいて、可変抵抗Ｒｖ内の複数のスイッチのオン及びオフを切り替える。これにより、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎ（即ち、マイク素子の種類）に応じて、可変抵抗Ｒｖの抵抗値［ｋΩ］及び抵抗Ｒ２の抵抗値［ｋΩ］の組み合わせを変更できる。なお、パラメータテーブルは、書き換え可能である。
【００３０】
基準電圧発生源１４２ｄは、第１電圧Ｖ１と、第２電圧Ｖ２と、可変抵抗Ｒｖの抵抗値と、に応じた基準電圧Ｖｒｅｆを生成する。図６に示すように、温度Ｔが高くなるほど、基準電圧Ｖｒｅｆは線形的に大きくなる。即ち、基準電圧発生源１４２ｄは、温度Ｔに応じた基準電圧Ｖｒｅｆを発生させる。なお、第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆは、所定の温度Ｔｘ（例えば、２５℃）において、互いに等しい値（Ｖｄｄ／２）となる。
【００３１】
本実施形態の具体例について説明する。
【００３２】
例えば、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎが＋０．０４ｄＢ／℃である場合には、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎをキャンセルするのに必要な変調器１４０の利得Ｇの温度変化ΔＧは、−０．０４ｄＢ／℃である。１℃当たりの基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆと、アナログ出力信号Ａｏｕｔの変化率（以下「アナログ出力変化率」という）ΔＡｏｕｔと、式１と、を用いると、式２が成立する。式２より、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆは、約０．００４６である。即ち、基準電圧Ｖｒｅｆを１℃当たり約０．４６％だけ変化させると、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎがキャンセルされる。
【数２】
【００３３】
本実施形態のデジタル信号生成回路１０は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する増幅ユニット１２と、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する基準電圧生成回路１４２と、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する変調器１４０と、を備える。特に、基準電圧生成回路１４２は、温度Ｔを検出する温度センサ１４２ｃと、温度センサ１４２ｃの出力に応じた基準電圧Ｖｒｅｆを発生させる基準電圧源１４２ｄと、を備える。本実施形態によれば、変調器１４０のフルスケール電圧を規定する基準電圧Ｖｒｅｆが、温度Ｔに応じて制御される。その結果、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎをキャンセルするときの増幅利得の歪み及びバラツキを低減できる。
【００３４】
また、本実施形態によれば、温度Ｔに基づいて、基準電圧生成回路１４２の利得を調整する基準電圧調整部１４４をさらに備える。特に、基準電圧調整部１４４は、可変抵抗Ｒｖと、パラメータテーブルを記憶するレジスタ１４４ｂと、パラメータテーブルに基づいて可変抵抗Ｒｖの抵抗値を制御するロジック回路１４４ａと、を備える。パラメータテーブルは、アナログ入力信号の温度変化Ａｉｎと、可変抵抗Ｒｖの抵抗値及び抵抗Ｒ２の抵抗値との関係を示す。本実施形態によれば、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整可能である。特に、パラメータテーブルを書き換えることにより、アナログ入力信号の温度変化Ａｉｎ（即ち、マイク素子の種類）に応じて基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整できる。これにより、デジタル信号生成回路１０の回路構成を変えることなく、種々のマイク素子２０及びＤＳＰ３０にデジタル信号生成回路１０を容易に適用できる。
【００３５】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３６】
１ デジタルマイク
１０ デジタル信号生成回路
１２ 増幅ユニット
１２０ レベルシフタ
１２２ａ及び１２２ｂ 入力抵抗
１２４ 差動アンプ
１２６ａ及び１２６ｂ 帰還抵抗
１４ ＡＤＣ
１４０ 変調器
１４２ 基準電圧生成回路
１４２ａ及び１４２ｂ 定電流源
１４２ｃ 温度センサ
１４２ｄ 基準電圧発生源
１４４ 基準電圧調整回路
１４４ａ ロジック回路
１４４ｂ レジスタ
２０ マイク素子
３０ ＤＳＰ
【技術分野】
【０００１】
本発明の実施形態は、デジタル信号生成回路及びデジタルマイクに関する。
【背景技術】
【０００２】
従来のデジタルマイクは、電気信号を出力するマイク素子と、電気信号を温度に応じて増幅する増幅ユニットと、増幅ユニットの出力をデジタル信号に変換するアナログデジタル変換ユニットと、を備える。
【０００３】
増幅ユニットは、線形特性を有する抵抗と、非線形特性を有するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチと、温度に応じてＭＯＳスイッチのオン及びオフを制御する制御回路と、を備える。制御回路が温度に応じてＭＯＳスイッチのオン及びオフを制御することにより、増幅ユニットの増幅利得が温度に応じて変化する。これにより、電気信号が温度に応じて増幅する。
【０００４】
しかしながら、増幅ユニットに、非線形特性を有するＭＯＳスイッチと、ＭＯＳスイッチを制御する制御回路と、が設けられるので、増幅ユニットの増幅利得の歪み及びバラツキが大きくなる。即ち、従来のデジタルマイクでは、信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキが大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−４５６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、入力信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキを低減することである。
【課題を解決するための手段】
【０００７】
本発明の実施形態のデジタル信号生成回路は、増幅ユニットと、基準電圧生成回路と、変調器と、を備える。増幅ユニットは、温度に線形依存する信号レベルを有するアナログ入力信号を増幅する。基準電圧生成回路は、温度に線形依存させて基準電圧を生成する。変調器は、基準電圧に基づいて、増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する。
【図面の簡単な説明】
【０００８】
【図１】本実施形態のデジタルマイク１の構成を示すブロック図。
【図２】本実施形態の増幅ユニット１２の構成を示すブロック図。
【図３】本実施形態のＡＤＣ１４の構成を示すブロック図。
【図４】本実施形態の基準電圧Ｖｒｅｆとアナログ出力信号Ａｏｕｔの利得Ｇとの関係を示すグラフ。
【図５】本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成を示すブロック図。
【図６】本実施形態の第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆの特性を示すグラフ。
【図７】本実施形態のパラメータテーブルのデータ構造を示す図。
【発明を実施するための形態】
【０００９】
本実施形態について、図面を参照して説明する。
【００１０】
本実施形態のデジタルマイク１の構成について説明する。図１は、本実施形態のデジタルマイク１の構成を示すブロック図である。
【００１１】
図１に示すように、デジタルマイク１は、デジタル信号生成回路１０と、マイク素子２０と、デジタル信号処理回路（以下「ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）」という）３０と、を備える。
【００１２】
マイク素子２０は、静電型マイク素子である。マイク素子２０は、入力音圧に応じた容量値の変化に基づいて、電気信号であるアナログ入力信号Ａｉｎを生成する。アナログ入力信号Ａｉｎは、デジタルマイク１内の温度Ｔに線形依存する。温度Ｔが高いほど、アナログ入力信号Ａｉｎの信号レベルも大きくなる。
【００１３】
デジタル信号生成回路１０は、増幅ユニット１２と、アナログデジタル変換ユニット（以下「ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）」）１４と、増幅ユニット１２及びＡＤＣ１４は、電源電圧Ｖｄｄに基づいて動作する。増幅ユニット１２は、温度Ｔに依存しない増幅率でアナログ入力信号Ａｉｎを増幅し、増幅信号Ａｉｎ´を生成する。ＡＤＣ１４は、増幅信号Ａｉｎ´をデジタル出力信号Ｄｏｕｔに変換する。
【００１４】
ＤＳＰ３０は、デジタル出力信号Ｄｏｕｔに対して所定のデジタル処理を実行し、アナログ出力信号Ａｏｕｔを生成する。例えば、ＤＳＰ３０は、ローパスフィルタ又はフーリエ変換器を備える。
【００１５】
本実施形態の増幅ユニット１２の構成について説明する。図２は、本実施形態の増幅ユニット１２の構成を示すブロック図である。
【００１６】
図２に示すように、増幅ユニット１２は、レベルシフタ１２０と、入力抵抗１２２ａ及び１２２ｂと、差動アンプ１２４と、帰還抵抗１２６ａ及び１２６ｂと、を備える。
【００１７】
レベルシフタ１２０は、アナログ入力信号Ａｉｎのバイアス電位を、グラウンドＧＮＤのグラウンド電位から電源電圧Ｖｄｄの略半分の電位へシフトする。具体的には、レベルシフタ１２０は、２つの入力端子（第１入力端子及び第２入力端子）と、２つの出力端子（第１出力端子及び第２出力端子）と、を備える。レベルシフタ１２０の第１入力端子は、図１のマイク素子２０の出力端子に接続され、アナログ入力信号Ａｉｎを入力する。レベルシフタ１２０の第２入力端子は、グラウンドＧＮＤに接続される。即ち、レベルシフタ１２０の第２入力端子の電位は、グラウンド電位である。その結果、レベルシフタ１２０の第１入力端子は、極めて高い抵抗素子によってグラウンド電位にバイアスされる。
【００１８】
入力抵抗１２２ａ及び１２２ｂは、それぞれ、レベルシフタ１２０の第１出力端子及び第２出力端子と、差動アンプ１２４の第１入力端子及び第２入力端子と、に接続される。入力抵抗１２２ａ及び１２２ｂの抵抗値は、温度Ｔに対して線形性を有する。
【００１９】
差動アンプ１２４は、レベルシフタ１２０の出力信号（即ち、電源電圧の略半分の電位にシフトされたバイアス電位を有するアナログ入力信号Ａｉｎ）をシングル−差動変換するための変換機能と、レベルシフタ１２０の出力信号を増幅するための増幅機能と、を備える。具体的には、差動アンプ１２４は、２つの入力端子（第１入力端子及び第２入力端子）と、２つの出力端子（第１出力端子及び第２出力端子）と、を備える。差動アンプ１２４の第１入力端子及び第２入力端子には、それぞれ、入力抵抗１２２ａ及び１２２ｂと、帰還抵抗１２６ａ及び１２６ｂと、が接続される。差動アンプ１２４の第１出力端子及び第２出力端子には、それぞれ、帰還抵抗１２６ａ及び１２６ｂと、図１のＡＤＣ１４と、が接続される。差動アンプ１２４は、差動アンプ１２４の第１入力端子及び第２入力端子に供給された２つの入力信号の差に応じた２つの出力信号Ａｉｎ´１及びＡｉｎ´２を出力する。なお、差動アンプ１２４は、レベルシフタ１２０の出力信号が所定の閾値を超える場合に、レベルシフタ１２０の出力信号の信号レベルが閾値以下となるように、レベルシフタ１２０の出力信号の信号レベルを低減するためのリミッタ機能をさらに備えても良い。
【００２０】
帰還抵抗１２６ａ及び１２６ｂは、それぞれ、差動アンプ１２４の第１入力端子及び第２入力端子と、差動アンプ１２４の第１出力端子及び第２出力端子と、に接続される。帰還抵抗１２６ａ及び１２６ｂは、それぞれ、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２を差動アンプ１２４にフィードバックする。帰還抵抗１２６ａ及び１２６ｂの抵抗値は、温度Ｔに対して線形性を有する。
【００２１】
本実施形態のＡＤＣ１４の構成について説明する。図３は、本実施形態のＡＤＣ１４の構成を示すブロック図である。図４は、本実施形態の基準電圧Ｖｒｅｆとアナログ出力信号Ａｏｕｔの利得Ｇとの関係を示すグラフである。
【００２２】
図３に示すように、ＡＤＣ１４は、変調器１４０と、基準電圧生成回路１４２と、基準電圧調整回路１４４と、を備える。
【００２３】
変調器１４０は、基準電圧生成回路１４２が発生させた基準電圧Ｖｒｅｆの４倍のフルスケール電圧として用いて、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２をデジタル出力信号Ｄｏｕｔに変換する。例えば、変調器１４０は、４次の離散型デルタシグマ変調器であり、デジタル出力信号Ｄｏｕｔは、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号である。
【００２４】
ここで、アナログ出力信号Ａｏｕｔは、差動アンプ１２４の出力信号Ａｉｎ´１及びＡｉｎ´２の信号レベルＶｉｎ´を用いて、式１のように表される。式１より、フルスケール電圧が１．１倍になると、アナログ出力信号Ａｏｕｔは、約−０．８ｄＢだけ小さくなる。即ち、式１より、基準電圧Ｖｒｅｆが高くなると、アナログ入力信号Ａｉｎに対するアナログ出力信号Ａｏｕｔの利得（即ち、デジタルマイク１の利得）Ｇが線形的に低下する（図４を参照）。
【数１】
【００２５】
基準電圧生成回路１４２は、図４の特性を満たすように、基準電圧Ｖｒｅｆを発生させる。即ち、基準電圧生成回路１４２は、変調器１４０のフルスケール電圧を規定する。基準電圧調整回路１４４は、温度Ｔに応じて基準電圧Ｖｒｅｆを調整するように、基準電圧生成回路１４２を制御する。
【００２６】
本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成について説明する。図５は、本実施形態の基準電圧生成回路１４２及び基準電圧調整回路１４４の構成を示すブロック図である。図６は、本実施形態の第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆの特性を示すグラフである。図７は、本実施形態のパラメータテーブルのデータ構造を示す図である。
【００２７】
図５に示すように、基準電圧生成回路１４２は、定電流源１４２ａ及び１４２ｂと、温度センサ１４２ｃと、基準電圧発生源１４２ｄと、を備える。基準電圧調整回路１４４は、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整する回路であり、ロジック回路１４４ａと、レジスタ１４４ｂと、を備える。
【００２８】
定電流源１４２ａ及び１４２ｂは、電源電圧Ｖｄｄに依存しない一定の電流を発生させる。基準電圧発生源１４２ｄの正端子には、定電流源１４２ａが発生させた定電流と、抵抗Ｒ１の抵抗値と、に応じた第１電圧Ｖ１が印加される。図６に示すように、温度Ｔにかかわらず、第１電圧Ｖ１は例えばＶｄｄ／２に固定される。基準電圧発生源１４２ｄの負端子には、定電流源１４２ｂが発生させた定電流と、温度センサ１４２ｃの出力信号の第３電圧Ｖ３（即ち、温度Ｔに応じた電圧）と、抵抗Ｒ２の抵抗値と、に応じた第２電圧Ｖ２が印加される。図６に示すように、温度Ｔが高くなるほど、第３電圧Ｖ３は線形的に低くなる。温度センサ１４２ｃは、デジタルマイク１内の任意の場所に設けられ、温度Ｔに応じた電流を生成する。温度センサ１４２ｃは、例えば感熱性のダイオードである。
【００２９】
可変抵抗Ｒｖは、複数の抵抗と、複数の抵抗のオン及びオフを切り替える複数のスイッチと、から構成される。各抵抗の抵抗値は、均等でも良いし、互いに異なっても良い。レジスタ１４４ｂには、パラメータテーブルが格納される。図７のパラメータテーブルは、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎ［ｄＢ／℃］と、可変抵抗Ｒｖの抵抗値［ｋΩ］及び抵抗Ｒ２の抵抗値［ｋΩ］との関係を示している。アナログ入力信号Ａｉｎの温度変化ΔＡｉｎは、マイク素子の種類に応じて決まる。ロジック回路１４４ａは、レジスタ１４４ｂに格納されたパラメータテーブルに基づいて、可変抵抗Ｒｖ内の複数のスイッチのオン及びオフを切り替える。これにより、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎ（即ち、マイク素子の種類）に応じて、可変抵抗Ｒｖの抵抗値［ｋΩ］及び抵抗Ｒ２の抵抗値［ｋΩ］の組み合わせを変更できる。なお、パラメータテーブルは、書き換え可能である。
【００３０】
基準電圧発生源１４２ｄは、第１電圧Ｖ１と、第２電圧Ｖ２と、可変抵抗Ｒｖの抵抗値と、に応じた基準電圧Ｖｒｅｆを生成する。図６に示すように、温度Ｔが高くなるほど、基準電圧Ｖｒｅｆは線形的に大きくなる。即ち、基準電圧発生源１４２ｄは、温度Ｔに応じた基準電圧Ｖｒｅｆを発生させる。なお、第１電圧Ｖ１〜第３電圧Ｖ３、及び基準電圧Ｖｒｅｆは、所定の温度Ｔｘ（例えば、２５℃）において、互いに等しい値（Ｖｄｄ／２）となる。
【００３１】
本実施形態の具体例について説明する。
【００３２】
例えば、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎが＋０．０４ｄＢ／℃である場合には、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎをキャンセルするのに必要な変調器１４０の利得Ｇの温度変化ΔＧは、−０．０４ｄＢ／℃である。１℃当たりの基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆと、アナログ出力信号Ａｏｕｔの変化率（以下「アナログ出力変化率」という）ΔＡｏｕｔと、式１と、を用いると、式２が成立する。式２より、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆは、約０．００４６である。即ち、基準電圧Ｖｒｅｆを１℃当たり約０．４６％だけ変化させると、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎがキャンセルされる。
【数２】
【００３３】
本実施形態のデジタル信号生成回路１０は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する増幅ユニット１２と、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する基準電圧生成回路１４２と、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する変調器１４０と、を備える。特に、基準電圧生成回路１４２は、温度Ｔを検出する温度センサ１４２ｃと、温度センサ１４２ｃの出力に応じた基準電圧Ｖｒｅｆを発生させる基準電圧源１４２ｄと、を備える。本実施形態によれば、変調器１４０のフルスケール電圧を規定する基準電圧Ｖｒｅｆが、温度Ｔに応じて制御される。その結果、アナログ入力信号Ａｉｎの温度変化ΔＡｉｎをキャンセルするときの増幅利得の歪み及びバラツキを低減できる。
【００３４】
また、本実施形態によれば、温度Ｔに基づいて、基準電圧生成回路１４２の利得を調整する基準電圧調整部１４４をさらに備える。特に、基準電圧調整部１４４は、可変抵抗Ｒｖと、パラメータテーブルを記憶するレジスタ１４４ｂと、パラメータテーブルに基づいて可変抵抗Ｒｖの抵抗値を制御するロジック回路１４４ａと、を備える。パラメータテーブルは、アナログ入力信号の温度変化Ａｉｎと、可変抵抗Ｒｖの抵抗値及び抵抗Ｒ２の抵抗値との関係を示す。本実施形態によれば、基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整可能である。特に、パラメータテーブルを書き換えることにより、アナログ入力信号の温度変化Ａｉｎ（即ち、マイク素子の種類）に応じて基準電圧Ｖｒｅｆの温度変化ΔＶｒｅｆを調整できる。これにより、デジタル信号生成回路１０の回路構成を変えることなく、種々のマイク素子２０及びＤＳＰ３０にデジタル信号生成回路１０を容易に適用できる。
【００３５】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３６】
１ デジタルマイク
１０ デジタル信号生成回路
１２ 増幅ユニット
１２０ レベルシフタ
１２２ａ及び１２２ｂ 入力抵抗
１２４ 差動アンプ
１２６ａ及び１２６ｂ 帰還抵抗
１４ ＡＤＣ
１４０ 変調器
１４２ 基準電圧生成回路
１４２ａ及び１４２ｂ 定電流源
１４２ｃ 温度センサ
１４２ｄ 基準電圧発生源
１４４ 基準電圧調整回路
１４４ａ ロジック回路
１４４ｂ レジスタ
２０ マイク素子
３０ ＤＳＰ
【特許請求の範囲】
【請求項１】
温度に線形依存する信号レベルを有するアナログ入力信号を増幅する増幅ユニットと、
前記温度に線形依存させて基準電圧を生成する基準電圧生成回路と、
前記基準電圧に基づいて、前記増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する変調器と、を備えることを特徴とするデジタル信号生成回路。
【請求項２】
前記基準電圧生成回路は、
前記温度を検出する温度センサと、
前記温度センサの出力に応じた前記基準電圧を発生させる基準電圧源と、を備える、請求項１に記載のデジタル信号生成回路。
【請求項３】
前記温度に基づいて、前記基準電圧生成回路の利得を調整する基準電圧調整部をさらに備える、請求項１又は２に記載のデジタル信号生成回路。
【請求項４】
前記基準電圧調整部は、
可変抵抗と、
前記可変抵抗の抵抗値と前記温度との関係を示すパラメータテーブルを記憶するレジスタと、
前記パラメータテーブルに基づいて前記可変抵抗の抵抗値を制御するロジック回路と、を備える、請求項３に記載のデジタル信号生成回路。
【請求項５】
温度に線形依存する信号レベルを有するアナログ入力信号を生成するマイク素子と、
前記アナログ入力信号を増幅する増幅ユニットと、
前記温度に線形依存させて基準電圧を生成する基準電圧生成回路と、
前記基準電圧に基づいて、前記増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する変調器と、
前記デジタル出力信号に対して所定のデジタル処理を実行するデジタル信号処理回路と、を備えることを特徴とするデジタルマイク。
【請求項１】
温度に線形依存する信号レベルを有するアナログ入力信号を増幅する増幅ユニットと、
前記温度に線形依存させて基準電圧を生成する基準電圧生成回路と、
前記基準電圧に基づいて、前記増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する変調器と、を備えることを特徴とするデジタル信号生成回路。
【請求項２】
前記基準電圧生成回路は、
前記温度を検出する温度センサと、
前記温度センサの出力に応じた前記基準電圧を発生させる基準電圧源と、を備える、請求項１に記載のデジタル信号生成回路。
【請求項３】
前記温度に基づいて、前記基準電圧生成回路の利得を調整する基準電圧調整部をさらに備える、請求項１又は２に記載のデジタル信号生成回路。
【請求項４】
前記基準電圧調整部は、
可変抵抗と、
前記可変抵抗の抵抗値と前記温度との関係を示すパラメータテーブルを記憶するレジスタと、
前記パラメータテーブルに基づいて前記可変抵抗の抵抗値を制御するロジック回路と、を備える、請求項３に記載のデジタル信号生成回路。
【請求項５】
温度に線形依存する信号レベルを有するアナログ入力信号を生成するマイク素子と、
前記アナログ入力信号を増幅する増幅ユニットと、
前記温度に線形依存させて基準電圧を生成する基準電圧生成回路と、
前記基準電圧に基づいて、前記増幅ユニットが増幅したアナログ入力信号をデジタル出力信号に変換する変調器と、
前記デジタル出力信号に対して所定のデジタル処理を実行するデジタル信号処理回路と、を備えることを特徴とするデジタルマイク。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−５８９１５（Ｐ２０１３−５８９１５Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９６１６５（Ｐ２０１１−１９６１６５）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]