【課題】 並列型ＡＤ変換器におけるカウンター回路の動作を精度良く制御する。
【解決手段】 第１クロック信号を計数してカウント信号を出力するカウンター回路と、第１クロック信号に基づいて、第２クロック信号を生成する第２クロック信号生成部と、カウント開始信号を前記第２クロック信号に同期して出力するクロック同期化部と、を有し、カウンター回路は、第２クロックに同期したカウント開始信号に応じて計数を行う。 （もっと読む）

【課題】 ＡＤＣにおいて、ランプ信号の電位の時間に依存した変化の開始に先立って、ランプ信号のランプ開始電位をシフトする形態が知られている。このランプ信号の電位をシフトする方法として、従来は積分アンプの入出力端子間に設けられた積分容量に電流を印加して充放電させていた。従って、ランプ信号のランプ開始電位をシフトするのに積分容量を充放電する期間を要していた。
【解決手段】 ランプ信号のランプ開始電位をシフトさせる電圧供給部を有することを特徴とするランプ信号出力回路である。 （もっと読む）

【課題】 カウンタが複数のメモリに共通してカウント信号を供給する列ＡＤＣにおいて、カウンタからメモリへカウント信号を伝送する信号経路の不良によって生じる、メモリに供給されるカウント信号の遅延を好適に検出することを目的とする。
【解決手段】 カウント信号の信号値が変化したタイミングに応じて、カウント信号をメモリに保持させるラッチ信号をメモリに供給するテストラッチ信号供給部を有するアナログデジタル変換回路である。 （もっと読む）

【課題】温度情報出力装置の面積を増やさなくとも動作可能な温度範囲を増やすことができる、温度情報出力装置の温度情報出力方法を提供する。
【解決手段】温度を感知し、当該温度に対応する第１の電圧ＶＴＥＭＰを出力するステップと、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するステップと、この比較結果に基づいて、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥを加減するステップと、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴを生成するステップとを含み、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥによって変化する第２の電圧ＤＡＣＯＵＴの変化幅が温度区間別に異なる。 （もっと読む）

【課題】コストアップを抑制しつつ、温度ドリフトに対する出力値を補正することが可能なアナログユニットを提供する。
【解決手段】入力値を出力値に変換する変換回路１２と、前記変換回路の温度が初期状態から定常状態に至る間の２つの時点における前記入力値と出力値との関係を示す設定値を記憶する記憶部１４と、前記記憶部に記憶された設定値に基づいて、前記変換回路の出力値を校正する校正部１３とを備え、時間経過に基づいて設定値を補間する。 （もっと読む）

【課題】増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させる。
【解決手段】目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理を行い、アナログ信号を増幅回路で増幅してからＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理では、デジタル的に既知の校正データに応ずる校正信号を目的ゲイン２^ｎ倍した信号のＡＤ変換結果に対して、上記校正データをＮ倍した信号を増幅せずにＡＤ変換して当該変換結果の１／Ｎの値を用いて、前記実測ゲインを求める。 （もっと読む）

【課題】複数のメモリ間でのショート故障の有無を検査できる構成を有するＡＤＣおよびその検査方法、ＡＤＣを有する撮像装置、撮像装置を有する撮像システムを提供する。
【解決手段】複数のメモリと複数の比較器とを含んで構成される回路部を複数有し、アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、複数の回路部の一部に含まれるメモリと複数の回路部の別の一部に含まれるメモリとで異なるデジタル信号を保持するようにテスト信号を供給するテスト信号供給部と、出力比較部と、転送部を有することを特徴とするアナログデジタル変換回路である。 （もっと読む）

【課題】高精度で小型のＡＤコンバータを提供する。
【解決手段】このＡＤコンバータは、アナログ電圧ＶｉｎをＮビットのデジタルコードＤＣに変換するものであり、メモリブロックＭＢ１〜ＭＢ（２^Ｎ−１）を備える。各メモリブロックＭＢ（２^ｎ−１）は、（２^ｎ−１）個のＭＲＡＭ用のメモリセル１を含む。メモリセル１の記憶データを「０」にリセットした後に、アナログ電圧Ｖｉｎに比例するアナログ電流Ｉｉｎを、各メモリブロックＭＢ（２^ｎ−１）の（２^ｎ−１）本のビット線ＢＬに分流させる。メモリブロックＭＢ１〜ＭＢ（２^Ｎ−１）のメモリセル１の記憶データを読み出してデジタルコードＤＣを生成する。したがって、ラダー抵抗は不要である。 （もっと読む）

【課題】ＡＤ変換中にアナログ入力の値が変動したことをより高精度に判別可能なＡ／Ｄコンバータを提供すること。
【解決手段】アナログ入力の下限値と上限値が登録された判定テーブル２８と、アナログ入力と、アナログ値に変換された基準値を比較する比較手段２４と、前記比較手段がアナログ入力の方が基準値より大きいと判定するとより大きい基準値に変更し、アナログ入力の方が基準値より小さいと判定するとより小さい基準値に変更する基準値変更手段２６と、比較結果及び基準値を取得し、アナログ入力の方が基準値より小さい場合は前記判定テーブルの前記上限値に基準値を設定し、アナログ入力の方が基準値より大きい場合は前記判定テーブルの前記下限値に基準値を設定するテーブル更新手段２７と、アナログ入力が前記下限値と前記上限値の範囲に入るか否かを判定する異常判定手段２９と、有する。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】フィールド機器の状態を監視するに際して、フィールド機器が接続されているアナログ通信路を通じた通信の状態を確認できるようにする。
【解決手段】機器監視ユニット１５は、（１）フィールド機器１０におけるアナログ通信路へのアナログ出力値についてのデジタル設定値と、（２）入出力ユニット１１におけるＡＤ変換器１１５３のデジタル値、及び、（３）入出力ユニット１１のメモリ１４に記憶されたデジタル設定値の一方との組を、それぞれデジタル通信路１６を通じて取得し、取得した各値に基づいて、アナログ通信路を通じた通信の状態をチェックする。 （もっと読む）

【課題】センサからの計測信号を高速かつ正確にＡ／Ｄ変換を行うことができるデータ収集装置およびデータ収集方法、およびデータ収集装置を組み込んだ計測装置を提供する。
【解決手段】データ収集装置は、計測センサにおいて第１クロック信号に基づいて計測条件が順次周期的に切り替わることで得られる、前記計測条件に対応する計測信号が連なった一連の計測信号の入力を受け、第２クロック信号のタイミングでＡ／Ｄ変換を行い順次レジスタに重ね書きして一時記憶するＡ／Ｄ変換ユニットと、前記第１クロック信号に基づいて生成されるサンプリングパルスのタイミングで、レジスタに一時記憶した計測信号を読み出し、前記サンプリングパルスのパルス発生回数に応じて定まる格納位置に記憶するメモリと、を有する。計測装置は、例えば、計測センサとして用いるレーダと、上記データ収集装置とを含むレーダ装置である。 （もっと読む）

【課題】多チャンネルのアナログ信号の診断処理を高速に実行するアナログ信号の入力装置及びその入力診断方法を提供する。
【解決手段】アナログ信号の入力装置１０は、外部入力したアナログ信号Ａ及び発生させた基準電圧Ｅのうちいずれかを出力するマルチプレクサ２３と、マルチプレクサ２３が出力した信号をデジタル変換するＡ／Ｄ変換部２５と、マルチプレクサ２３及びＡ／Ｄ変換部２５が設けられている複数のチャンネル１２と、各々のチャンネル１２においてデジタル変換された複数の基準電圧Ｆから最悪値Ｆ_badを抽出する信号抽出部１３と、複数のチャンネル１２及び信号抽出部１３が設けられているセグメント１１と、複数のセグメント１１の各々から出力される複数の最悪値Ｆ_badを閾値Ｇと対比して各々のセグメント１１を単位にアナログ信号Ａの入力診断をする診断部１４と、を備えている。 （もっと読む）

【課題】Ａ／Ｄコンバータの試験時間の短縮にある。
【解決手段】Ｎビット（Ｎは自然数）のＡ／Ｄコンバータ１を試験する試験装置２が提供される。電圧生成部１０は、Ａ／Ｄコンバータ１に対して、２^Ｎ階調のアナログ電圧Ｖ_ＩＮを出力する。キャプチャユニット２０は、各階調におけるＡ／Ｄコンバータ１の出力コードＤ_ＯＵＴをキャプチャする。信号処理部３０は、各階調においてキャプチャされた出力コードＤ_ＯＵＴを対応する期待値コードＥＸＰと比較し、比較結果に応じて各階調のアナログ電圧Ｖ_ＩＮの値を補正し、電圧生成部１０に補正後のアナログ電圧Ｖ_ＩＮを出力させる。 （もっと読む）

【課題】常に信頼性の高いパラレルデータ出力制御が行えるをパラレルデータ出力制御回路を得る。
【解決手段】ＣＰＵ１２はバッファ１３からのリクエストＲＱに応答して内蔵ＲＡＭ１１よりデジタルデータをバッファ１３に出力する。バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。レジスタ１４に格納されたデジタルデータがＤ／Ａ変換用データＤａｔａとしてパラレルＤＡＣ２に出力される。ＷＲ信号出力タイマ１７は出力制御クロックＣＫ１５に同期して“Ｌ”の１ショットパルスを有する書き込み制御信号ＷＲを生成する。 （もっと読む）

【課題】簡易な構成で且つ低消費電力（低発熱）なＡ／Ｄ変換器の実現。
【解決手段】入力アナログ信号を抵抗を用いて複数レベル（ｎ種のレベル）に分割し、分割したそれぞれのアナログ信号に基づき各磁気メモリ素子に書込動作が行われるようにする。これによりｎ種の各レベルごとに符号「０」又は「１」の判定を行うことができ、これら各レベルごとの判定結果に基づいてｎビットの量子化データを得ることができる。つまり量子化ビット数＝ｎによる並列型Ａ／Ｄ変換を実現できる。或いは、入力アナログ信号を抵抗により複数レベルに分割する代わりに、各磁気メモリ素子としてそれぞれその反転電流値が異なるものを設けることによっても、上記と同様の結果を得ることができる。並列型Ａ／Ｄ変換器の実現にあたり従来のようにオペアンプを備える必要はなくなり、結果、簡易な構成で且つ低消費電力・低発熱のＡ／Ｄ変換器を実現できる。 （もっと読む）

【課題】安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置を実現する。
【解決手段】ＤＡＣ３０６は上位ビット用のＤＡＣと下位ビット用のＤＡＣとを有し、予め定めたデジタルデータが供給され、このデジタルデータから得られるアナログデータの理論値と、実際のＤＡＣ３０６から出力されたアナログデータとが比較され、補正データが作成されてメモリ３０１に格納される。メモリ３０１に格納された補正データを用いてＤＡＣ３０６からの出力データが補正される。補正方法は、高精度であるがキャリブレーションに長時間必要な全ビット方式と、全ビット方式より精度は劣るが短時間でキャリブレーションが可能な直線近似方式とがあり、必要に応じていずれかの補正方式が選択可能である。 （もっと読む）