アナログデジタル変換回路、アナログデジタル変換回路の検査方法、撮像装置、撮像装置を有する撮像システム、撮像装置の検査方法
【課題】複数のメモリ間でのショート故障の有無を検査できる構成を有するＡＤＣおよびその検査方法、ＡＤＣを有する撮像装置、撮像装置を有する撮像システムを提供する。
【解決手段】複数のメモリと複数の比較器とを含んで構成される回路部を複数有し、アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、複数の回路部の一部に含まれるメモリと複数の回路部の別の一部に含まれるメモリとで異なるデジタル信号を保持するようにテスト信号を供給するテスト信号供給部と、出力比較部と、転送部を有することを特徴とするアナログデジタル変換回路である。
【解決手段】複数のメモリと複数の比較器とを含んで構成される回路部を複数有し、アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、複数の回路部の一部に含まれるメモリと複数の回路部の別の一部に含まれるメモリとで異なるデジタル信号を保持するようにテスト信号を供給するテスト信号供給部と、出力比較部と、転送部を有することを特徴とするアナログデジタル変換回路である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較器とメモリとで構成される回路部を複数有するアナログデジタル変換回路、アナログデジタル変換回路の検査方法、アナログデジタル変換回路を搭載した撮像装置および撮像装置を搭載した撮像システム、撮像装置の検査方法に関するものである。
【背景技術】
【０００２】
従来、複数列設けられた比較器と、該比較器に電気的に接続された複数列の列メモリとを有し、各列でアナログ信号をデジタル信号に変換する、列並列型のアナログデジタル変換回路（以下、アナログデジタル変換回路をＡＤＣ、列並列型のＡＤＣを列ＡＤＣと表記する）が知られている。列ＡＤＣが有する列メモリの故障の有無を検査するため、診断ロジック部が検査データを列メモリに書き込む検査モードを有するＣＭＯＳイメージセンサが特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３３１８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したＣＭＯＳイメージセンサが有する検査モードでは、列ＡＤＣが有する列メモリのそれぞれに共通の検査データを書き込んでいた。そのため、列メモリ同士でショート故障があったとしても、検査モードで出力される信号はショート故障の無い場合と同じ信号である。従って、列メモリにおけるショート故障を検査により発見することができない課題があった。
本発明の目的は、例えば、複数のメモリ間でのショート故障の有無を検査できる構成を有するＡＤＣおよびその検査方法、ＡＤＣを有する撮像装置、撮像装置を有する撮像システムを提供することにある。
【課題を解決するための手段】
【０００５】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給するテスト信号供給部と、出力比較部と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、前記メモリ検査モード時に、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、さらに、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路である。
【０００６】
別の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、によって前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法である。
【０００７】
別の態様は、各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含む撮像装置の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第１の回路部に含まれる第１の比較器から第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２の比較器から第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、によって前記第１及び第２のメモリの検査を行うことを特徴とする撮像装置の検査方法である。
【発明の効果】
【０００８】
本発明によれば、例えば、メモリ同士のショート故障の有無を検査することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１に関わる、撮像装置の構成の一例を表した模式図
【図２】実施例１に関わる、画素の構成および動作の一例を表した模式図
【図３】実施例１に関わる、通常モードにおける比較器と選択回路の動作の一例を表した模式図
【図４】実施例１に関わる、検査モードにおける比較器と選択回路の動作の一例を表した模式図
【図５】実施例１に関わる、通常モードと検査モードのそれぞれにおける列メモリ、水平転送部、水平走査部の動作の一例のタイミング図
【図６】実施例２に関わる、撮像装置の構成の一例を表した模式図
【図７】実施例２に関わる、通常モードにおける列メモリ、水平転送部、水平走査部の動作の一例を示したタイミング図
【図８】実施例２に関わる、検査モード１および検査モード２における比較器と選択回路の動作の一例を示したタイミング図
【図９】実施例２に関わる、検査モード１および検査モード２における列メモリ、水平転送部、水平走査部の動作の一例を示したタイミング図
【図１０】実施例３および実施例４に関わる、メモリ部の構成の一例を表した模式図
【図１１】実施例５に関わる、撮像システムの構成の一例を表した模式図
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の実施形態を説明する。
【実施例１】
【００１１】
本実施例は、列ＡＤＣを有する撮像装置に関するものである。以下、図１を参照しながら、本実施例の撮像装置の構成について説明する。
【００１２】
本実施例は、撮像部としての画素部２００、垂直走査部２０２を有している。画素部２００は、撮像装置に入射した光をアナログ信号である電気信号に変換する画素２０１が複数列、複数行配置されている。画素２０１は、入射した光を電荷に変換する光電変換を行う光電変換部を有している。垂直走査部２０２は、垂直選択信号線２０３、２０４の信号レベルを順次Ｈｉｇｈレベル（以下、Ｈレベルと表記する）とすることによって画素部２００を水平方向に分割した行を選択する。つまり、垂直選択信号線２０３の信号レベルがＨレベルとなることによって画素１１〜１８が選択される。同様に、垂直選択信号線２０４の信号レベルがＨレベルとなることによって画素２１〜２８が選択される。垂直走査部２０２で選択された行を構成する画素に蓄積された電気信号は、行単位で画素１１〜１８の各々から信号線１０１〜１０８の各々に出力される。信号線に出力される電気信号を画素信号と呼ぶ。
【００１３】
画素信号を出力する画素の一例として図２（ａ）に例示した画素を説明する。図２（ａ）は図１に記載した、画素部２００のうちの２行８列の画素１１〜１８，２１〜２８、垂直走査部２０２、信号線１０１〜１０８を部分的に示したものである。画素部２００に含まれる画素２０１の具体的な構成を画素１１に示した。画素２０１は、光電変換部５０１、転送ＭＯＳトランジスタ５０２、リセットＭＯＳトランジスタ５０３、フローティングディフージョン部（以下、ＦＤ部と表記する）５０４、増幅ＭＯＳトランジスタ５０５、選択ＭＯＳトランジスタ５０６を有している。光電変換部５０１は入射光を電荷に変換する。ここでは例としてフォトダイオードを示している。転送ＭＯＳトランジスタ５０２は、フォトダイオード５０１の電荷をＦＤ部５０４に転送する。転送ＭＯＳトランジスタ５０２のゲートと、画素２０１を行ごとに走査する垂直走査部２０２とが転送信号線５０８を介して接続されている。
【００１４】
ＦＤ部５０４は、増幅ＭＯＳトランジスタ５０５のゲートと電気的に接続されている。増幅ＭＯＳトランジスタ５０５は、ＦＤ部５０４の電荷に基づいて信号を増幅して出力する。増幅ＭＯＳトランジスタ５０５のドレインには電源電圧Ｖｄｄが供給され、ソースは選択ＭＯＳトランジスタ５０６のソースに電気的に接続されている。選択ＭＯＳトランジスタ５０６は、増幅ＭＯＳトランジスタ５０５と信号線１０１の間の電気的経路に設けられており、ゲートは垂直選択信号線２０３を介して垂直走査部２０２と電気的に接続されている。
【００１５】
リセットＭＯＳトランジスタ５０３は、ソースがＦＤ部５０４と電気的に接続し、ドレインには電源電圧Ｖｄｄが供給されている。つまり、増幅ＭＯＳトランジスタ５０５とリセットＭＯＳトランジスタ５０３のそれぞれのドレイン電圧は共通の電源電圧Ｖｄｄに設定されている。また、リセットＭＯＳトランジスタ５０３のゲートはリセット信号線５０７を介して垂直走査部２０２に電気的に接続されている。リセットＭＯＳトランジスタ５０３は、垂直走査部２０２からリセットパルスが印加された時に、ＦＤ部５０４の電位のリセットを行う。増幅ＭＯＳトランジスタ５０５が出力した画素信号は、選択ＭＯＳトランジスタ５０６を介して信号線１０１に出力される。
【００１６】
信号線１０１〜１０８は列ＡＤＣに接続されている。本実施例の列ＡＤＣは、複数列の比較器３０１〜３０８を含む比較部２１０、選択回路１２１〜１２８を含む選択部、複数の列メモリ４０１〜４０８を含むメモリ部２３０を有している。比較器３０１〜３０８のそれぞれには、アナログ信号を伝送する信号線１０１〜１０８と、ランプ電圧供給部２１２とが電気的に接続されている。ランプ電圧供給部２１２はランプ電圧ｒｍｐを生成し、ランプ信号線２１３を介して比較器３０１〜３０８に供給する。ランプ電圧ｒｍｐとは、信号線１０１〜１０８によって伝送されるアナログ信号と比較される参照信号である。比較器３０１〜３０８はそれぞれ、比較器出力線１１１〜１１８を介して選択回路１２１〜１２８にアナログ信号とランプ電圧ｒｍｐとの比較結果を示す比較結果信号を出力する。選択回路１２１〜１２８は、さらに列メモリ４０１〜４０８のそれぞれと、テスト信号供給線２１４、２１５を介してテスト信号供給部２２１とに電気的に接続されている。回路部は列メモリと比較器を含んで構成されている。例えば図１の左から数えて１列目の回路部は、列メモリ４０１と比較器３０１とを含んで構成されている。本実施例の列ＡＤＣは、８列の回路部が並んで設けられている。即ち、列メモリ４０１〜４０８は並んで設けられており、同様に、比較器３０１〜３０８についても並んで設けられている。テスト信号供給部２２１は、第１のテスト信号Ｃｔｒ１、第２のテスト信号Ｃｔｒ２、モード選択信号ＳＥＬを選択回路１２１〜１２８に供給する。選択回路１２１〜１２８は、モード選択信号ＳＥＬの信号に応じて、比較器３０１〜３０８と、第１及び第２のテスト信号Ｃｔｒ１、Ｃｔｒ２とのいずれかの信号を選択して選択回路出力線１３１〜１３８を介して列メモリ４０１〜４０８に出力する。列メモリ４０１〜４０８には、さらに水平転送部２４０が列メモリ出力線１４１〜１４８を介して電気的に接続されている。水平転送部２４０には、水平走査部２５０からの水平選択信号が水平選択信号線１５１〜１５８を介して供給される。水平走査部２５０から供給される水平選択信号に基づいて、列メモリ４０１〜４０８に記憶されたデジタル信号が水平転送部２４０に出力される。列メモリ４０１〜４０８に記憶されたデジタル信号は、水平転送部２４０によって出力信号線２９０に出力される。判定部３００は出力信号線２９０に出力された信号を読み取る。判定部３００は出力比較部の一例である。判定部３００が有する不図示のメモリは、テスト信号供給部２２１が判定部供給線２１６を介して判定部３００に供給するテスト信号に基づいてデジタル信号を記憶し、故障の有無の判定の基準となる期待値とする。判定部３００はこの期待値と、出力信号線２９０に出力された信号とを比較し、故障を判定する。
【００１７】
次に図２（ｂ）に例示したタイミング図を用いて、画素部２００に含まれる画素の動作を説明する。
図２（ｂ）に示したＰＳＥＬは垂直選択信号線２０３を介して選択ＭＯＳトランジスタ５０６のゲートに印加されるパルスである。ＰＲＥＳはリセット信号線５０７を介してリセットＭＯＳトランジスタ５０３のゲートに印加されるリセットパルスである。ＰＴＸは転送信号線５０８を介して転送ＭＯＳトランジスタ５０２のゲートに印加されるパルスである。ＶｆｄはＦＤ部５０４の電位、Ｖｌｉｎｅは信号線１０１の電位を示している。
【００１８】
時刻ｔ＿ａでは、ＰＲＥＳはＨｉｇｈレベル（以下、Ｈレベルと表記する）の状態であり、ＰＴＸはＬｏｗレベル（以下、Ｌレベルと表記する）である。選択した画素の行のＰＳＥＬをＨレベルとして選択ＭＯＳトランジスタ５０６をＯＮすることにより、増幅ＭＯＳトランジスタ５０５で増幅された画素信号が信号線１０１に出力される。
【００１９】
時刻ｔ＿ａの時、ＰＲＥＳはＨレベルの状態であるので、ＦＤ部５０４がリセットされている。ＦＤ部５０４のリセット後の電位に基づく画素信号が増幅ＭＯＳトランジスタ５０５により増幅出力され、選択ＭＯＳトランジスタ５０６を介して信号線１０１に出力される。
【００２０】
時刻ｔ＿ｂでＰＲＥＳをＬレベルとすることによりＦＤ部５０４のリセットを解除する。
【００２１】
時刻ｔ＿ｃでＰＴＸをＨレベル、時刻ｔ＿ｄでＰＴＸをＬレベルとすることにより、フォトダイオード５０１に蓄積された電荷がＦＤ部５０４へ転送される。
【００２２】
この時のＦＤ部５０４の電位に基づく信号が増幅ＭＯＳトランジスタ５０５によって増幅出力され、信号線１０１に画素信号が出力される。
【００２３】
時刻ｔ＿ｅでＰＲＥＳを再びＨレベルとすることによりＦＤ部５０４の電位がリセットされる。垂直走査部２０２は、１行目の画素１１〜１８を選択して画素信号を出力させた後、２行目の画素２１〜２８を選択する。そして、１行目の画素１１〜１８と同様の動作を行い、２行目の画素２１〜２８に画素信号を出力させる。
【００２４】
次に図３を参照しながら、図１に例示した撮像装置が有する列ＡＤＣの動作について説明する。図３は、図１に例示した撮像装置が有する列ＡＤＣのうち、１列目から４列目、即ち比較器３０１〜３０４を含む列の動作について例示したものである。
【００２５】
本実施例の撮像装置は、列メモリ４０１〜４０８に入力される信号が異なる、通常モードと検査モードの２つのモードで動作しうることを特徴としている。ここでいう通常モードとは、画素信号をＡＤ変換して得たデジタル信号を列メモリ４０１〜４０８に書き込むモードを指す。一方、検査モードとは、撮像装置に入射した光に依らず、テスト信号Ｃｔｒ１、Ｃｔｒ２を列メモリ４０１〜４０８に書き込むモードを指す。検査モードでは、列メモリ４０１〜４０８、水平転送部２４０、水平走査部２５０の検査を行う。つまり、少なくとも列メモリの検査を行うメモリ検査モードの一例である。
【００２６】
まず、通常モードについて説明する。
【００２７】
テスト信号供給部２２１が供給するモード選択信号ＳＥＬにより選択回路１２１〜１２４は選択回路出力線１３１〜１３４に、比較器出力線１１１〜１１４の信号、テスト信号Ｃｔｒ１、Ｃｔｒ２の信号を出力する。つまり、例えば選択回路１２１は、選択回路出力線１３１に、比較器出力線１１１の信号と、第１及び第２のテスト信号Ｃｔｒ１、Ｃｔｒ２とのいずれかの信号を出力する。
【００２８】
通常モードにおいては、選択回路１２１〜１２４は、比較器出力線１１１〜１１４の信号を選択回路出力線１３１〜１３４に出力する。
【００２９】
ランプ電圧供給部２１２は、時刻ｔ０から時刻ｔ５までの期間にアナログ信号に対応した信号線１０１〜１０８の信号レベルと比較するためのランプ電圧ｒｍｐを上昇させる。即ち、ランプ電圧ｒｍｐは時間に依存して変化する。１列目の比較器３０１に着目すると、信号線１０１によって伝送されたアナログ信号と、ランプ信号線２１３を介して入力されたランプ電圧ｒｍｐの大きさを比較する。時刻ｔ１で、ランプ電圧ｒｍｐが、信号線１０１が伝送するアナログ信号よりも大きくなると比較器出力線１１１の信号レベルは変化する。尚、比較器出力線１１１の信号レベルは比較器３０１から出力される、アナログ信号とランプ信号との比較結果を示す比較結果信号である。
【００３０】
図３に例示したタイミング図においては、信号線１０１〜１０４によって伝送されるアナログ信号の信号レベルがそれぞれ異なっているものとした。従って、比較器３０２〜３０４の比較器出力は時刻ｔ１では変化せず、それぞれの比較器出力が変化する時刻は、供給されるアナログ信号の信号レベルによって異なっている。
【００３１】
以上、比較器３０１〜３０４を含む列を例として説明したが、他の比較器３０５〜３０８についても比較器３０１〜３０４と同様に動作させる。よって、通常モードでは、メモリ部２３０には比較器出力線１１１〜１１８を介して比較器３０１〜３０８の比較器出力が入力される。
【００３２】
図３で例示した期間Ｔ１〜Ｔ４は、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から、比較器３０１〜３０４の比較器出力が変化するまでの期間を表している。メモリ部２３０では、時刻ｔ０からクロック信号で比較器出力が変化するまでの期間を計数する。クロック信号での計数を開始してから、比較器出力の信号が変化するまでの時間をクロック信号で計数した計数結果であるカウント値（カウント信号）を記憶する。このカウント値が、信号線１０１〜１０４のそれぞれが伝送するアナログ信号の信号レベルに相当したデジタル信号として列メモリ４０１〜４０４のそれぞれに書き込まれる。以降、説明の簡略化のために、信号線１０１〜１０４が伝送するアナログ信号の信号レベルに相当したデジタル信号をそれぞれＤ１〜Ｄ４で表現する。
【００３３】
図５（ａ）に通常モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００３４】
水平走査部２５０が供給する水平選択信号線１５１の信号レベルをＨｉｇｈレベル（以下、Ｈレベルと表記する）とすると、水平転送部２４０には列メモリ４０１から列メモリ出力線１４１を介して水平転送部２４０に信号が出力される。列メモリ４０１にはデジタル信号Ｄ１が記憶されているので、水平転送部２４０から出力信号線２９０に、デジタル信号Ｄ１が出力される。同様に、水平選択信号線１５２〜１５４の信号レベルをＨレベルとすることによって、出力信号線２９０に、列メモリ４０１〜４０４に記憶されているデジタル信号Ｄ１〜Ｄ４が順次出力される。
【００３５】
次に検査モードについて説明をする。
【００３６】
図４に検査モードにおける選択回路１２１〜１２４、テスト信号供給部２２１の動作を例示したタイミング図を示す。
【００３７】
検査モードにおいては、モード選択信号ＳＥＬにより、選択回路１２１〜１２４はテスト信号Ｃｔｒ１，Ｃｔｒ２のいずれかの信号を選択回路出力線１３１〜１３４を介して列メモリ４０１〜４０４に出力する。検査モードでは、隣接する列メモリに異なるテスト信号を印加するように、モード選択信号ＳＥＬを出力する。従って、図１中、左から数えて奇数列目の選択回路出力線１３１、１３３に第１のテスト信号Ｃｔｒ１が出力される場合では、偶数列目の選択回路出力線１３２、１３４に第２のテスト信号Ｃｔｒ２が出力される。すなわち、複数列の列メモリの交互に第１のテスト信号Ｃｔｒ１と、第２のテスト信号Ｃｔｒ２とを入力する。よって、比較器出力線１１１〜１１４の信号レベルに関わらず、奇数列目の列メモリ４０１，４０３には第１のテスト信号Ｃｔｒ１、偶数列目の列メモリ４０２，４０４には第２のテスト信号Ｃｔｒ２が入力される。すなわち、第１のテスト信号Ｃｔｒ１が入力された列メモリの隣に位置する列メモリに、第２のテスト信号Ｃｔｒ２が入力される。この場合、奇数列の列メモリ４０１、４０３が第１のメモリであり、偶数列の列メモリ４０２，４０４が第２のメモリである。第１のメモリ４０１、４０３のそれぞれは回路部の一部である第１の回路部に含まれ、第２のメモリ４０２，４０４のそれぞれは第１の回路部以外の少なくとも一部から成る第２の回路部に含まれている。
【００３８】
図４で例示した期間Ｔ１´、Ｔ２´は、クロック信号の計数を開始する時刻ｔ０から、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号値が変化する時までの期間を表している。メモリ部２３０では、この期間をクロック信号で計数し、計数結果であるカウント値を記憶することで、テスト信号Ｃｔｒ１、Ｃｔｒ２によって表した期間Ｔ１´、Ｔ２´に相当したデジタル信号が書き込まれる。以降、説明の簡略化のためにテスト信号Ｃｔｒ１、Ｃｔｒ２に相当するデジタル信号をそれぞれＤ１´、Ｄ２´で表現する。デジタル信号Ｄ１´とデジタル信号Ｄ２´は異なる信号値を有するデジタル信号である。
【００３９】
以上説明した動作を、列メモリ４０５〜４０８についても同様に行う。よって、奇数列目の列メモリ４０１、４０３、４０５、４０７にはデジタル信号Ｄ１´が書き込まれ、偶数列目の列メモリ４０２、４０４、４０６、４０８にはデジタル信号Ｄ２´が書き込まれる。
【００４０】
図５（ｂ）に検査モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００４１】
水平走査部２５０が供給する水平選択信号線１５１の信号レベルをＨレベルとし、水平転送部２４０には列メモリ４０１が記憶するデジタル信号Ｄ１´が転送され、出力信号線２９０にデジタル信号Ｄ１´が出力される。
【００４２】
同様に、水平選択信号線１５２の信号レベルがＨレベルであるときは、出力信号線２９０に列メモリ４０２に記憶されているデジタル信号Ｄ２´が出力される。水平選択信号線１５２〜１５４の信号レベルも同様にＨレベルとすることによって、出力信号線２９０に列メモリ４０１〜４０４に記憶されているデジタル信号Ｄ１´、Ｄ２´、Ｄ１´、Ｄ２´が出力される。
【００４３】
図１で例示した判定部３００では、出力信号線２９０に出力されたデジタル信号に対してテスト信号Ｃｔｒ１、Ｃｔｒ２に相当するデジタル信号Ｄ１´、Ｄ２´を期待値とした判定処理を行う。出力信号線２９０に出力されたデジタル信号が期待値と異なる場合は、故障と判定することができる。よって、隣接する列メモリに異なるデジタル信号を書き込むことによって隣接する列メモリ同士でのショート故障の有無を検査することができる。
【００４４】
また、本実施例の撮像装置が有する列ＡＤＣでは、縮退故障の有無を検査することもできる。例えば、列メモリ４０１〜４０８の各々が格納するデータ幅を８ビットとする。１例としてＤ１´、Ｄ２´で表されるデジタル信号をそれぞれ１０１０１０１０、０１０１０１０１とするステップと、０１０１０１０１、１０１０１０１０とするステップの２つの検査モードを実施する。これにより、メモリ部２３０を構成する各メモリビットが０→１、１→０に遷移することを判定部３００が検査することにより縮退故障の有無を判定できる。
【００４５】
更に、水平転送部２４０で転送するデジタル信号を隣接する列メモリで異なる値とすることにより、水平転送部２４０の遅延故障も検査することができる。
【００４６】
更に、水平走査部２５０が順次列メモリ４０１〜４０８を選択して出力する際、水平走査部２５０に故障が無ければ、デジタル信号はＤ１´、Ｄ２´が出力信号線２９０に交互に出力される。水平走査部２５０に故障が生じていた場合には、出力信号線２９０にＤ１´、Ｄ２´が交互に出力されなくなる。よって、本実施例の判定部３００は、デジタル信号Ｄ１´、Ｄ２´が交互に出力されるか否かに基づいて水平走査部２５０の故障も検査できる。
【００４７】
本実施例では、テスト信号供給部２２１から選択回路１２１〜１２８を介してメモリ部２３０にテスト信号を供給する形態を示した。本実施例はこの形態には限定されず、テスト信号供給部２２１として比較部２１０が動作し、選択回路１２１〜１２８を設けない構成とすることができる。即ち、信号線１０１〜１０８が伝送するアナログ信号を次のように設定する。隣接する列メモリ同士で異なるデジタル信号を書き込む場合には、信号線１０１、１０３、１０５、１０７が伝送するアナログ信号を、比較器３０１、３０３、３０５、３０７の比較出力が時刻ｔ１´で変化するレベルの信号とすればよい。同様に、信号線１０２、１０４、１０６，１０８が伝送する画素信号を、比較器３０２、３０４、３０６、３０８の比較出力が時刻ｔ２´で変化するレベルの信号とすればよい。即ち、第１の比較器は比較器３０１、３０３、３０５、３０７であり、第２の比較器は比較器３０２、３０４、３０６、３０８である。このようなアナログ信号を、画素から画素信号として出力させるためには、ＦＤ部５０４の電位を隣接する画素同士で異なる電位にすれば良い。このようにするには例えば、画素１１が黒の領域、画素１２が白の領域を撮像するような縞模様のテストパターンを含む検査用画像を撮像する。この検査用画像を撮像して画素が出力することにより、検査信号である画素信号が信号線１０１〜１０８に出力される。通常モードと同様に検査信号である画素信号をＡＤ変換し、メモリ部２３０が検査信号である画素信号に基づくデジタル信号を記憶し、出力信号線２９０にメモリ部２３０が保持したデジタル信号を読み出す。判定部３００が、この出力信号線２９０に伝送されたデジタル信号と、黒を撮像した場合に得られるデジタル信号あるいは白を撮像した場合に得られるデジタル信号とを比較することによって、メモリ部２３０の検査することができる。
【００４８】
本実施例では、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数の列メモリの一部に第１のテスト信号を供給し、複数の列メモリの別の一部に第１のテスト信号とは異なるテスト信号を供給する形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、判定部３００に記憶されたデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。
【００４９】
また、本実施例では２つのデジタル信号を列メモリに書き込む形態を説明した。本実施例はこれに限定されず、３つ以上のテスト信号を用いて、複数列の列メモリに対し、異なる複数のデジタル信号を書き込んでも良い。
【００５０】
本実施例で説明した列ＡＤＣは、時間に依存してランプ電圧ｒｍｐが変化してアナログ信号との比較を行う形態として説明した。本実施例の列ＡＤＣは、この形態に限定されるものではなく、逐次比較型、巡回型、デルタ―シグマ型、サブレンジング型など他の方式の列ＡＤＣであってもよい。即ち比較器がアナログ信号と参照信号とを比較した比較結果を示す比較結果信号を出力するものであれば良い。
【００５１】
また、本実施例では比較器が複数列設けられた形態を示したが、例えば図１に例示した列ＡＤＣを右回りあるいは左回りに９０°回転させたように、比較器が複数行設けられた形態であっても良い。つまり、比較器を複数有するＡＤＣであれば良い。
【００５２】
また、本実施例では水平選択信号線１５１〜１５８の信号レベルについて、Ｈレベルとすることで記憶した信号を転送する列メモリが選択され、Ｌレベルとすることで非選択となる構成を用いて説明した。しかし、逆にＬレベルで記憶した信号を転送する列メモリが選択され、Ｈレベルで非選択となる構成であってもよい。
【００５３】
テスト信号供給部２２１は、選択回路１２１〜１２８が設けられている基板と同一の基板に設けられている形態とすることができる。また、テスト信号供給部２２１は、選択回路１２１〜１２８が設けられた基板の外部に設けられた形態とすることもできる。さらに言えば、モード選択信号ＳＥＬ、テスト信号Ｃｔｒ１、Ｃｔｒ２を供給するそれぞれの配線にスイッチ端子を設け、それらのスイッチ端子を介してテスト信号供給部２２１とメモリ部２３０とが電気的に接続する形態であっても良い。この時、モード選択信号ＳＥＬは、テスト信号供給部２２１とメモリ部２３０の電気的な接続が遮断されている時をＬレベル、テスト信号供給部２２１とメモリ部２３０とが電気的に接続されている時をＨレベルとすればよい。
【００５４】
同様に判定部３００についても、メモリ部２３０が設けられている基板と同一の基板に設けられている形態とすることができる。また、判定部３００は、メモリ部２３０が設けられた基板の外部に設けられた形態とすることができる。さらに言えば、出力信号線２９０にスイッチ端子を設け、スイッチ端子を介して判定部３００と出力信号線２９０とが電気的に接続する形態であっても良い。この形態の場合、判定部３００と出力信号線２９０の電気的な接続を切り替えることができる。よって、検査モードを行う時に判定部３００を出力信号線２９０に電気的に接続させ、通常モードを行う時では判定部３００と出力信号線２９０との電気的な接続を遮断することができる。
【００５５】
さらに、テスト信号供給部２２１と判定部３００とを有するテスターを、メモリ部２３０と出力信号線２９０のそれぞれに設けられた端子に電気的に接続させて、検査モードを行う形態であっても良い。
【００５６】
本実施例では、出力比較部の一例として判定部３００を用いる構成を示した。出力比較部は、故障の有無の判定まで行う必要はなく、出力比較部が記憶したテスト信号と、出力信号線２９０に出力された信号との比較を行うものであればよい。
【００５７】
本実施例では、アナログ信号を出力する構成として画素部２００、垂直走査部２０２を有する撮像部を例示して説明した。本実施例は撮像部を有する撮像装置に限定されるものではなく、複数の列メモリを有する列ＡＤＣの比較部２１０にアナログ信号を供給する構成を有する装置であれば、好適に実施することができる。
【実施例２】
【００５８】
本実施例について、実施例１と異なる部分を中心に説明を行う。
【００５９】
本実施例では、メモリ部２３０に書き込まれたデジタル信号を２列同時に出力する水平２チャンネル出力を行う構成であり、主に水平転送部２４０の遅延故障の検査を行う点が実施例１とは異なる。以下、図６を参照しながら、本実施例が実施例１と構成が異なる点について説明する。
【００６０】
図６は、本実施例の撮像装置の一例のブロック図である。選択回路１２１〜１２８は、４本のテスト信号供給線２１４〜２１７のいずれかが１列毎に１本ずつ順に電気的に接続されている。選択回路出力線１３１〜１３８には、選択回路１２１〜１２８からの信号が出力される。
【００６１】
水平転送部２４０は第１の転送回路２４１、第２の転送回路２４２を有している。第１の転送回路２４１は、第１の出力信号線２９０にデジタル信号を出力し、第２の転送回路２４２は第２の出力信号線２９１にデジタル信号を出力する。
【００６２】
本実施例の撮像装置では、アナログ信号をデジタル信号に変換する通常モードに加えて、メモリ部２３０を検査するモードである検査モード１、主に水平転送部２４０を検査するモードである検査モード２の２つのモードを時分割で動作することができる。
【００６３】
まず、通常モードについて説明をする。
【００６４】
通常モードにおける比較部２１０、ランプ電圧供給部２１２、メモリ制御部２２０の動作は、実施例１と同様であるため、タイミング図は省略する。
【００６５】
図７に通常モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００６６】
水平転送部２４０は、第１の転送回路２４１と第２の転送回路２４２を含んで構成されている。水平走査部２５０から出力される水平選択信号線１５１の信号レベルがＨレベルであるとき、第１の転送回路２４１には列メモリ４０１が記憶するデジタル信号Ｄ１が転送され、第２の転送回路２４２には列メモリ４０２が記憶するデジタル信号Ｄ２が転送される。これにより、第１の出力信号線２９０にデジタル信号Ｄ１が出力される。同様に第２の出力信号線２９１には、デジタル信号Ｄ２が出力される。次に水平選択信号線１５２の信号レベルをＨレベルとすることによって、同様に第１の出力信号線２９０と第２の出力信号線２９１には、列メモリ４０３、４０４に記憶されているデジタル信号Ｄ３、Ｄ４が出力される。
【００６７】
次に、メモリ部２３０を検査するメモリ検査モードである検査モード１について説明をする。
【００６８】
図８（ａ）に検査モード１におけるテスト信号供給部２２１、選択回路１２１〜１２８の動作を例示したタイミング図を示す。
【００６９】
以下、１〜４列目の選択回路１２１〜１２４の動作を例として説明する。１列目の選択回路１２１は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１１の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ１を列メモリ４０１に出力する。２列目の選択回路１２２は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１２の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ２を列メモリ４０２に出力する。３列目の選択回路１２３は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１３の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ３を列メモリ４０３に出力する。４列目の選択回路１２４は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１４の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ４を列メモリ４０４に出力する。５〜８列目の選択回路１２５〜１２８の動作は、それぞれ選択回路１２１〜１２４の動作と同様である。
【００７０】
画素部２００が信号線１０１〜１０４にアナログ信号を出力してから比較器３０１〜３０４が比較結果信号を比較器出力線１１１〜１１４に出力するまでの動作は、実施例１と同様であるため説明を省略する。
【００７１】
検査モード１においては、モード選択信号ｔｓｔがＨレベルであるので、１列目の選択回路１２１は、テスト信号Ｃｔｒ１を選択回路出力線１３１を介して列メモリ４０１に出力している。同様に、２〜４列目の選択回路１２２〜１２４は、テスト信号Ｃｔｒ２〜Ｃｔｒ４を、選択回路出力線１３２〜１３４を介してそれぞれ列メモリ４０２〜４０４に出力している。
【００７２】
検査モード１においては、テスト信号Ｃｔｒ１とＣｔｒ３を同じテスト信号とすることができる。同様に、テスト信号Ｃｔｒ２とＣｔｒ４についても同じテスト信号とすることができる。図８（ａ）で例示した期間Ｔ１´は、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から、テスト信号Ｃｔｒ１とＣｔｒ３が変化するまでの期間を表している。期間Ｔ２´は、ランプ電圧ｒｍｐが上昇開始してから、テスト信号Ｃｔｒ２、Ｃｔｒ４が変化するまでの期間を表している。
【００７３】
メモリ部２３０では、時刻ｔ０からテスト信号Ｃｔｒ１〜Ｃｔｒ４がそれぞれ変化するまでの期間にカウンタに入力されるクロック信号を計数し、クロック信号の計数結果であるカウント値を記憶する。これにより、テスト信号Ｃｔｒ１〜Ｃｔｒ４によって表した期間Ｔ１´、Ｔ２´に相当するデジタル信号が書き込まれる。以降、テスト信号Ｃｔｒ１、Ｃｔｒ３に相当するデジタル信号をＤ１´、テスト信号Ｃｔｒ２、Ｃｔｒ４に相当するデジタル信号をＤ２´と表す。またこれらのデジタル信号Ｄ１´、Ｄ２´は予め判定部３００にある不図示のメモリに記憶しておき、後述するように故障を判定するための期待値とする。
【００７４】
以上説明した動作により、図６中の左から数えて奇数列目の列メモリ４０１、４０３、４０５、４０７にはデジタル信号Ｄ１´が書き込まれ、偶数列目の列メモリ４０２、４０４、４０６、４０８にはデジタル信号Ｄ２´が書き込まれる。検査モード１における第１のメモリは列メモリ４０１，４０３，４０５，４０７であり、第２のメモリは列メモリ４０２，４０９４，４０６，４０８である。
【００７５】
図９（ａ）に検査モード１におけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００７６】
水平走査部２５０から出力される水平選択信号線１５１の信号レベルをＨレベルとすると、第１の転送回路２４１には列メモリ４０１に記憶されたデジタル信号Ｄ１´が転送される。第２の転送回路２４２には列メモリ４０２に記憶されたデジタル信号Ｄ２´が転送される。これにより、第１の出力信号線２９０にはデジタル信号Ｄ１´が出力され、第２の出力信号線２９１には、デジタル信号Ｄ２´が出力される。同様に、水平選択信号線１５２〜１５４の信号レベルを順次Ｈレベルとすることによって、第１の出力信号線２９０に、列メモリ４０３、４０５、４０７に記憶されているデジタル信号Ｄ１´が出力される。また、第２の出力信号線２９１に、列メモリ４０４、４０６、４０８に記憶されているデジタル信号Ｄ２´が出力される。
【００７７】
検査モード１では、第１の出力信号線２９０に出力される信号は常にデジタル信号Ｄ１´、第２の出力信号線２９１に出力される信号は常にデジタル信号Ｄ２´となる。従って、隣接するメモリにはデジタル信号Ｄ１´、Ｄ２´という互いに異なるデジタル信号を書き込むことができる。水平転送部２４０が出力信号線２９０、２９１に出力する信号はそれぞれデジタル信号Ｄ１´、Ｄ２´に固定される。
【００７８】
図６で例示した判定部３００では、出力信号線２９０、２９１に出力された信号に対し、判定部３００が有する不図示のメモリが記憶するデジタル信号Ｄ１´、Ｄ２´を期待値として比較し、故障の有無を判定する。出力信号線２９０、２９１に出力された信号が、期待値と異なる場合は、故障として判定することができる。よって、隣接するメモリに互いに異なるデジタル信号を書き込むことによって、隣接するメモリにおけるショート故障を検査することができる。
【００７９】
また、本実施例の撮像装置が有する列ＡＤＣでは、縮退故障の有無を検査することもできる。例えば、列メモリ４０１〜４０８に格納するデータ幅を８ビットとする。１例としてＤ１´、Ｄ２´で表されるデジタル信号の信号値をそれぞれ１０１０１０１０、０１０１０１０１とするステップと、０１０１０１０１、１０１０１０１０とするステップの２つの検査モードを実施する。これにより、メモリ部２３０を構成する各メモリビットの０→１、１→０への遷移を検査でき、メモリ部２３０での縮退故障の有無を検査することができる。
【００８０】
次に、主に水平転送部２４０を検査する転送部検査モードである検査モード２について説明をする。
【００８１】
図８（ｂ）に検査モード２における比較部２１０、ランプ電圧供給部２１２、テスト信号供給部２２１、選択回路１２１〜１２８の動作を例示したタイミング図を示す。
【００８２】
検査モード１においてモード選択信号ｔｓｔはＨレベルであったが、検査モード２においてもモード選択信号をＨレベルとする。検査モード２が、検査モード１と異なる点を説明する。検査モード１では、テスト信号Ｃｔｒ１、Ｃｔｒ３に相当するデジタル信号Ｄ１´を奇数列目の列メモリ４０１、４０３、４０５、４０７に記憶させていた。同様に、テスト信号Ｃｔｒ２、Ｃｔｒ４に相当するデジタル信号Ｄ２´を偶数列目の列メモリ４０２、４０４、４０６、４０８に記憶させていた。一方、検査モード２では、図８（ｂ）に示すように、テスト信号Ｃｔｒ１とＣｔｒ２を同じテスト信号とすることが好ましい。同様に、テスト信号Ｃｔｒ３とＣｔｒ４とを同じテスト信号とすることが好ましい。列メモリ４０１〜４０８がテスト信号Ｃｔｒ１，Ｃｔｒ２に相当するデジタル信号Ｄ１´、テスト信号Ｃｔｒ３，Ｃｔｒ４に相当するデジタル信号Ｄ２´を記憶する動作は検査モード１と検査モード２とで共通である。よって、列メモリ４０１、４０２、４０５，４０６にはデジタル信号Ｄ１´、列メモリ４０３、４０４、４０７、４０８にはデジタル信号Ｄ２´が記憶される。すなわち、検査モード２における第１のメモリは列メモリ４０１，４０２，４０５，４０６であり、第２のメモリは列メモリ４０３，４０４，４０７，４０８である。
【００８３】
図９（ｂ）に検査モード２におけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００８４】
水平走査部２５０から出力される水平選択信号線１５１の信号レベルをＨレベルとすると、第１の転送回路２４１、第２の転送回路２４２のそれぞれには、列メモリ４０１、４０２が記憶するデジタル信号Ｄ１´が出力される。続いて水平選択信号線１５２の信号レベルをＨレベルとすると、列メモリ４０３、４０４が記憶するデジタル信号Ｄ２´が出力される。水平選択信号線１５３〜１５４の信号レベルも同様に順次Ｈレベルとすることで、出力信号線２９０、２９１にはデジタル信号Ｄ１´、Ｄ２´が繰り返し出力される。
【００８５】
図６で例示した判定部３００では、出力信号線２９０、２９１に出力された信号に対し、判定部３００が有する不図示のメモリが記憶するデジタル信号Ｄ１´、Ｄ２´を期待値として比較し、故障の有無を判定する。即ち、出力信号線２９０，２９１に出力された信号それぞれについて、デジタル信号Ｄ１´、Ｄ２´が交互に出力されているか検査する。検査モード１では、第１の転送回路２４１と第２の転送回路２４２はそれぞれデジタル信号Ｄ１´、Ｄ２´のいずれか一方のみを出力するため、水平転送部２４０で縮退故障が生じていても検査モード１では縮退故障を発見することが難しい。一方、この検査モード２では、水平転送部２４０に縮退故障がある場合には、出力信号線にデジタル信号Ｄ１´、Ｄ２´が交互に出力されなくなる。よって、水平転送部２４０の縮退故障を検査することができる。
【００８６】
また、出力信号線２９０、２９１には検査モード２においては同じ値のデジタル信号が同期して出力されるため、出力信号線２９０と２９１とで出力されたデジタル信号を比較し、出力された時間にずれが生じている場合には、水平転送部２４０の遅延故障として判定することができる。
【００８７】
水平走査部２５０で縮退故障が生じていた場合についても、本実施例の撮像装置は検査することができる。本実施例のように第１の転送回路２４１と第２の転送回路２４２とが同期してデジタル信号を転送する構成では、検査モード１、検査モード２のいずれにおいても、水平走査部２５０が縮退故障していた場合に出力信号線２９０、２９１の両方に同時に、本来転送されるべきデジタル信号とは異なる値のデジタル信号が転送される。あるいは、デジタル信号が全く転送されないブランク期間が、出力信号線２９０，２９１の両方に同時に生じる。例えば、水平選択信号線１５１の信号レベルをＨレベルとすべき時に、水平走査部２５０の故障によりＬレベルであった時、列メモリ４０１、４０２が記憶するデジタル信号が出力信号線２９０，２９１共に出力されない。よってデジタル信号が転送されるべき時にデジタル信号が転送されない期間が出力信号線２９０，２９１の両方に同時に存在する場合には水平走査部２５０の故障であると判定することができる。よって、水平走査部２５０の縮退故障についても検査することができる。
【００８８】
本実施例では、メモリ部を主に検査する検査モード１と、水平転送部２４０を主に検査する検査モード２とを組み合わせることで、メモリ部２３０、水平転送部２４０の検査を行うことができる。さらに、第１の転送回路２４１と第２の転送回路２４２とが同期してデジタル信号を転送する構成では、水平走査部２５０の検査も行うことができる。例えば、検査モード１においてメモリ部２３０の故障が発見されず、検査モード２において第１の出力信号線２９０と第２の出力信号線２９１とで異なるデジタル信号が検出された場合には、水平転送部２４０、水平走査部２５０の一方あるいは両方に故障が生じている、と判定できる。さらに検査モード１あるいは検査モード２において、出力信号線２９０、２９１の両方に本来転送されるべきデジタル信号が出力されない期間が同時に存在する場合には、水平走査部２５０の故障と判定できる。
【００８９】
また、検査モード２においても、列メモリ４０２と４０３、あるいは列メモリ４０４と４０５、あるいは列メモリ４０６と４０７との間でショート故障が生じていた場合、本来それぞれの列メモリが出力するべきデジタル信号とは異なる信号値のデジタル信号が出力されるため、故障を検出することができる。従って、検査モード２において、異なるテスト信号が供給された列メモリ同士のショート故障を検出することができる。よって、検査モード１の代わりに検査モード２を列メモリの検査として用いても良い。
【００９０】
本実施例では、４つのテスト信号Ｃｔｒ１〜Ｃｔｒ４によってメモリ部２３０に１列毎、または２列毎に異なったデジタル信号を書き込む形態を説明した。しかしながら、５つ以上のテスト信号を供給し、複数列単位に異なるデジタル信号を書き込む形態であっても良い。また、検査モード１、検査モード２を行う順序はどちらが先であっても、列メモリ４０１〜４０８のショート故障、水平転送部２４０、水平走査部２５０の故障について検査することができる。
【００９１】
また、検査モード１における、例えばテスト信号Ｃｔｒ１、３は、検査モード２におけるテスト信号Ｃｔｒ１，Ｃｔｒ２と同じ信号として説明した。本実施例はこの形態に限定されず、検査モード１はテスト信号Ｃｔｒ１とＣｔｒ３のペア、Ｃｔｒ２とＣｔｒ４のペアの、それぞれのペアにおいて同じ信号であれば良い。また、検査モード２はテスト信号Ｃｔｒ１とＣｔｒ２のペア、Ｃｔｒ３とＣｔｒ４のペアの、それぞれのペアにおいて同じ信号であれば良い。つまり、検査モード１と２とで用いられるテスト信号が、検査モード１と２とのモード間で共通でなくても良く、検査モード１でデジタル信号Ｄ１´、Ｄ２´に相当するテスト信号を用いた場合には、検査モード２ではデジタル信号Ｄ３´、Ｄ４´に相当するテスト信号を用いても良い。
【００９２】
本実施例では検査モード１において、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数列の列メモリに対し、異なる複数のデジタル信号を書き込む形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、列メモリが記憶したデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。
【００９３】
また、本実施例の検査モード１においては判定部３００が出力信号線２９０、２９１のそれぞれが伝送するデジタル信号をデジタル信号Ｄ１´、Ｄ２´と比較する形態を示した。しかし、本実施例の検査モード１は、出力信号線２９０、２９１のいずれか一方が伝送するデジタル信号について判定部３００が比較を行う形態であっても良い。例えば、出力信号線２９０が伝送するデジタル信号についてのみ判定部３００が比較を行う場合、出力信号線２９０が伝送するべきデジタル信号がＤ１´であれば、デジタル信号Ｄ１´と出力信号線２９０が伝送するデジタル信号とを判定部３００が比較する。この時、例えば列メモリ４０１と列メモリ４０２とでショート故障が生じていた場合、列メモリ４０１が保持する信号は列メモリ４０２が保持するデジタル信号に影響されてデジタル信号Ｄ１´とは異なるデジタル信号となる事がある。よって、出力信号線２９０が伝送するデジタル信号がデジタル信号Ｄ１´とは異なる期間が発生するため、判定部３００がメモリ部のショート故障を判定することができる。
【００９４】
また、本実施例では、第１の転送回路２４１と第２の転送回路２４２とが同期して転送する構成を例に説明した。本実施例は１つの水平選択信号線が第１の転送回路２４１と、第２の転送回路２４２とに共通して接続されている構成に限定されるものではなく、第１の転送回路２４１、第２の転送回路２４２のそれぞれに異なる水平選択信号線が電気的に接続されており、第１の転送回路２４１と第２の転送回路２４２の転送動作が同期していなくとも良い。この構成であっても、検査モード１と検査モード２とを行うことによって、メモリ部２３０、水平転送部２４０の検査を行うことができる。
【実施例３】
【００９５】
本実施例に関して、実施例１と異なる点を中心に説明を行う。
【００９６】
図１０（ａ）に本発明に関する撮像装置のメモリ部の構成の一例を示す。
【００９７】
本実施例では、列毎にクロック信号を計数するカウンタ機能を有する列メモリ１−４０１〜１−４０８が配置されている。更にＡＤ変換期間と水平転送期間を重ねるために、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号をバッファするための２段目の列メモリ２−４０１〜２−４０８が配置されている。２段目の列メモリ２−４０１〜２−４０８は、第３、第４のメモリである。
【００９８】
メモリ部２３０は、第１のメモリ領域２３２、第２のメモリ領域２３３で構成されている。クロック信号供給部２３５は第１のメモリ領域２３２に含まれる列メモリ１−４０１〜１−４０８に電気的に接続され、クロック信号を列メモリ１−４０１〜１−４０８に供給する。転送信号供給部２３４は、第２のメモリ領域２３３に含まれる列メモリ２−４０１〜２−４０８に電気的に接続され、転送信号を列メモリ２−４０１〜２−４０８に供給する。
【００９９】
以下、通常モードについて説明する。
【０１００】
選択回路１２１〜１２８は、列メモリ１−４０１〜１−４０８にそれぞれ比較器出力線１１１〜１１４の信号レベルを選択回路出力線１３１〜１３８を介して出力している。クロック信号供給部２３５で生成されたクロック信号ｃｌｋは、列メモリ１−４０１〜１−４０８に入力されている。列メモリ１−４０１〜１−４０８では、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から選択回路出力線１３１〜１３８の信号レベルが変化するまでの時刻である、Ｔ１、Ｔ２によって規定される期間（以降、比較期間と表記する）をクロック信号ｃｌｋで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ１−４０１〜１−４０８が記憶する。
【０１０１】
列メモリ１−４０１〜１―４０８の出力は、データ線１６１〜１６８を介して列メモリ２−４０１〜２−４０８の入力にそれぞれ電気的に接続されている。列メモリ２−４０１〜２−４０８は、転送信号供給部２３４で生成された転送信号ｍｔｘがＨレベルの時に、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号を列メモリ２−４０１〜２−４０８へ転送する。データ線１６１〜１６８、転送信号供給部２３４はメモリ間転送部である。列メモリ２−４０１〜２−４０８にデジタル信号が転送された後、再び列メモリ１−４０１〜１−４０８は比較期間をクロック信号ｃｌｋで計数することができる。列メモリ２−４０１〜２−４０８の出力に電気的に接続された列メモリ出力線１４１〜１４８は、不図示の水平転送部に電気的に接続されている。本実施例で例示した構成にすることによって、比較期間で表されるＡＤ変換期間と、列メモリ２−４０１〜２−４０８に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これにより、複数行の画素信号をデジタル信号に変換するのに要する、ＡＤ変換期間と水平転送期間の合計期間を、実施例１に比べて本実施例は短縮することができる。
【０１０２】
メモリ部２３０の検査は、実施例１と同様に行うことができる。
【０１０３】
検査モードにおいては、選択回路１２１〜１２８は、テスト信号供給部２２１から供給されるテスト信号Ｃｔｒ１、Ｃｔｒ２が列メモリ１−４０１〜１−４０８のそれぞれに入力されている。列メモリ１−４０１〜１−４０８では、モード選択信号ｔｓｔがＨレベルとなる時刻ｔ０から、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号レベルが変化するまでの時刻である、Ｔ１´、Ｔ２´をクロック信号ｃｌｋで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ１−４０１〜１−４０８が記憶する。
【０１０４】
検査モードを実施することによって、第１のメモリ領域２３２と第２のメモリ領域２３３について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。
【０１０５】
クロック信号供給部２３５、転送信号供給部２３４は、メモリ部２３０が設けられた基板と同一基板上に設けられていても良い。また、クロック信号供給部２３５、転送信号供給部２３４は、メモリ部２３０が設けられた基板の外部に設けられている形態であっても良い。
【実施例４】
【０１０６】
本実施例に関して、実施例１と異なる点を中心に説明を行う。
【０１０７】
図１０（ｂ）に本実施例の撮像装置のメモリ部の一例を示す。
【０１０８】
本実施例では、カウント信号ｃｎｔを記憶する列メモリ１−４０１〜１−４０８が配置され、更に、列メモリ１−４０１〜１−４０８に２段目の列メモリ２−４０１〜２−４０８が電気的に接続されている。列メモリ１−４０１〜１−４０８は第１のメモリ領域２３２、列メモリ２−４０１〜２−４０８は第２のメモリ領域を構成している。
【０１０９】
メモリ部２３０は、第１のメモリ領域２３２、第２のメモリ領域２３３で構成されている。カウント信号供給部２３６は、不図示のクロック信号供給部からのクロック信号をカウントし、カウント結果であるカウント信号ｃｎｔを生成する。カウント信号供給部２３６は第１のメモリ領域２３２に含まれる列メモリ１−４０１〜１−４０８に電気的に接続されている。転送信号供給部２３４は第２のメモリ領域２３３に含まれる列メモリ２−４０１〜２−４０８に電気的に接続されており、転送信号を列メモリ２−４０１〜２−４０８に供給する。
【０１１０】
以下、通常モードについて説明する。
【０１１１】
選択回路出力線１３１〜１３８は、列メモリ１−４０１〜１−４０８にそれぞれ電気的に接続されている。カウント信号供給部２３６で生成されたカウント信号ｃｎｔは、列メモリ１−４０１〜１−４０８に入力されている。カウント信号供給部２３６は、不図示のランプ電圧ｒｍｐが上昇を開始する時刻ｔ０からカウントを開始し、カウント信号ｃｎｔを生成する。列メモリ１−４０１〜１−４０８では、選択回路出力線１３１〜１３８の信号レベルが変化する時刻に、カウント信号ｃｎｔの値を取り込む。時刻ｔ０から全ての選択回路出力線の信号レベルが変化する時刻で表される期間が本実施例における比較期間である。
【０１１２】
列メモリ１−４０１〜１−４０８の出力は、データ線１６１〜１６８を介して列メモリ２−４０１〜２−４０８の入力にそれぞれ電気的に接続されている。列メモリ２−４０１〜２−４０８は、転送信号供給部２３４で生成された転送信号ｍｔｘがＨレベルの時に、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号を列メモリ２−４０１〜２−４０８へ転送する。データ線１６１〜１６８、転送信号供給部２３４はメモリ間転送部である。列メモリ２−４０１〜２−４０８にデジタル信号が転送された後、再び列メモリ１−４０１〜１−４０８はカウント信号ｃｎｔの値を取り込むことができる。よって、ＡＤ変換期間と、水平転送期間を重ねることができる。列メモリ２−４０１〜２−４０８の出力に電気的に接続された列メモリ出力線１４１〜１４８は、第２のメモリ領域２３３に電気的に接続される水平転送部に出力されている。
【０１１３】
列メモリ２−４０１〜２−４０８に記憶されたデジタル信号は、水平走査部２５０が水平選択信号線１５１〜１５８の信号レベルを順次Ｈレベルとすることにより、水平転送部２４０を介して出力信号線２９０に出力される。
【０１１４】
本実施例で例示した構成にすることによって、比較期間で表されるＡＤ変換期間と、列メモリ２−４０１〜２−４０８に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これによりデジタル信号の出力速度を速めることができる。
【０１１５】
メモリ部を検査するための検査モードについては、実施例１と同様に行うことができる。
【０１１６】
以下、検査モードについて説明する。
【０１１７】
検査モードでは、カウント信号供給部２３６はモード選択信号ｔｓｔがＨレベルとなった時にカウントを開始し、カウント信号ｃｎｔを生成する。選択回路１２１〜１２８は、テスト信号供給部２２１から供給されるテスト信号Ｃｔｒ１、Ｃｔｒ２が列メモリ１−４０１〜１−４０８のそれぞれに入力されている。列メモリ１−４０１〜１−４０８では、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号レベルが変化する時刻にカウント信号ｃｎｔを取り込んでカウント値を記憶する。この記憶したカウント値がＴ１´、Ｔ２´である。
【０１１８】
列メモリ１−４０１〜１−４０８に記憶された信号は、通常モードと同様に、列メモリ２−４０１〜２−４０８に出力された後、水平転送部２４０を介して水平走査部２５０により出力信号線２９０に出力される。
【０１１９】
検査モードを実施することによって、第１のメモリ領域２３２と第２のメモリ領域２３３について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。
【０１２０】
カウント信号供給部２３６、転送信号供給部２３４は、メモリ部２３０が設けられた基板と同一基板上に設けられていても良い。また、カウント信号供給部２３６、転送信号供給部２３４は、メモリ部２３０が設けられた基板の外部に設けられている形態であっても良い。
【０１２１】
これらの実施例では、本発明を撮像装置に適用した例を説明したが、本発明は他の装置にも適用が可能である。この場合、信号線１０１〜１０８には、このような装置においてデジタル信号に変換すべきアナログ信号が入力される。
【実施例５】
【０１２２】
本発明の撮像装置を撮像システムに適用した場合の一実施例について詳述する。撮像システムとは、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに適用した場合のブロック図を例示する。
【０１２３】
図１１において、１はレンズの保護のためのバリア、２は被写体の光学像を撮像装置４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞りである。４は上述の実施例１〜５で説明した撮像装置であって、レンズ２により結像された光学像を画像データとして変換する。７は撮像装置４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１１において、８は撮像装置４および信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部である。１０は画像データを一時的に記憶する為のデータ保持部、１１は記録媒体に記録または読み出しを行うためのインターフェース部、１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置４と、撮像装置から出力された撮像信号を処理する信号処理部７とを有すればよい。エラー表示部１４は、撮像装置４の判定部３００から出力される信号に基づいて表示を行う表示部である。
【０１２４】
撮像装置に設けられた判定部３００は、故障と判定した場合にエラー表示部１４にエラー信号を出力する。エラー表示部１４はエラー信号が入力されると、撮像装置に故障が生じていることを知らせる表示を行う。この表示は、例えば警告ランプの発光動作や故障が生じている旨のメッセージを表示すること等により行うことができる。
【０１２５】
また、判定部３００から全体制御・演算部９にエラー信号を出力する形態であっても良い。この形態では、エラー信号が全体制御・演算部９に入力された時に、以後の撮像動作を停止するように制御できる。この形態の場合、エラー表示部１４に判定部３００からエラー信号が入力される形態であっても良いし、全体制御・演算部９からエラー表示部１４にエラー表示を行わせる信号を出力する形態であっても良い。
【０１２６】
以上のように、本発明の撮像装置を撮像システムに適用することが可能である。本発明の撮像装置を撮像システムに適用することにより、撮像装置のメモリ部にショート故障や縮退故障、水平走査部に縮退故障が生じていた場合に撮像動作を行わせる撮影者に故障を通知することができる。よって、故障に気が付かないまま撮影を続けることを抑止できる効果が得られる。
【０１２７】
本実施例において、撮像システムがエラー表示部１４を有する形態を説明した。本実施例はこの形態に限定されず、エラー表示部１４を有さない形態であっても良い。このような形態として、例えば、判定部３００が故障と判定した場合には撮像を行わないようにする形態などがある。
【０１２８】
また、本実施例では、撮像システムに含まれる撮像装置４が判定部３００を有する形態を説明した。本実施例はこれに限定されず、判定部３００が撮像装置４および撮像システムの外部に設けられている形態であっても良い。つまり、撮像システムに含まれる撮像装置４の製造工程において、判定部３００が出力信号線上に設けられた端子に電気的に接続し、列メモリの故障有無の判定を行う形態であっても良い。
【０１２９】
この製造工程において、列メモリの故障が検出された場合には、故障している列メモリの修復を行ったり、故障と判定された撮像装置４を用いた撮像システムの製造を中止したりすることができる。また、故障と判定された列メモリの位置を外部のルックアップテーブルに記憶しておき、故障と判定された列メモリを用いずに、正常な列メモリに保持された信号で置換したり、補正したりするようにして正常動作可能なようにしてもよい。
【０１３０】
よって、列メモリの故障の有無を検査することにより、正常動作可能な撮像装置４を有する撮像システムを製造することができる。
【符号の説明】
【０１３１】
１０１〜１０８ 信号線
１１１〜１１８ 比較器出力線
１２１〜１２８ 選択回路
１３１〜１３８ 選択回路出力線
１４１〜１４８ 列メモリ出力線
１５１〜１５８ 水平選択信号線
２１２ ランプ電圧供給部
２２１ テスト信号供給部
２９０ 出力信号線
３００ 判定部（出力比較部の一例）
３０１〜３０８ 比較器
４０１〜４０８ 列メモリ
【技術分野】
【０００１】
本発明は、比較器とメモリとで構成される回路部を複数有するアナログデジタル変換回路、アナログデジタル変換回路の検査方法、アナログデジタル変換回路を搭載した撮像装置および撮像装置を搭載した撮像システム、撮像装置の検査方法に関するものである。
【背景技術】
【０００２】
従来、複数列設けられた比較器と、該比較器に電気的に接続された複数列の列メモリとを有し、各列でアナログ信号をデジタル信号に変換する、列並列型のアナログデジタル変換回路（以下、アナログデジタル変換回路をＡＤＣ、列並列型のＡＤＣを列ＡＤＣと表記する）が知られている。列ＡＤＣが有する列メモリの故障の有無を検査するため、診断ロジック部が検査データを列メモリに書き込む検査モードを有するＣＭＯＳイメージセンサが特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３３１８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したＣＭＯＳイメージセンサが有する検査モードでは、列ＡＤＣが有する列メモリのそれぞれに共通の検査データを書き込んでいた。そのため、列メモリ同士でショート故障があったとしても、検査モードで出力される信号はショート故障の無い場合と同じ信号である。従って、列メモリにおけるショート故障を検査により発見することができない課題があった。
本発明の目的は、例えば、複数のメモリ間でのショート故障の有無を検査できる構成を有するＡＤＣおよびその検査方法、ＡＤＣを有する撮像装置、撮像装置を有する撮像システムを提供することにある。
【課題を解決するための手段】
【０００５】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給するテスト信号供給部と、出力比較部と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、前記メモリ検査モード時に、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、さらに、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路である。
【０００６】
別の態様は、アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、によって前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法である。
【０００７】
別の態様は、各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含む撮像装置の検査方法であって、前記検査方法はメモリ検査モードを含み、前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第１の回路部に含まれる第１の比較器から第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２の比較器から第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、によって前記第１及び第２のメモリの検査を行うことを特徴とする撮像装置の検査方法である。
【発明の効果】
【０００８】
本発明によれば、例えば、メモリ同士のショート故障の有無を検査することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１に関わる、撮像装置の構成の一例を表した模式図
【図２】実施例１に関わる、画素の構成および動作の一例を表した模式図
【図３】実施例１に関わる、通常モードにおける比較器と選択回路の動作の一例を表した模式図
【図４】実施例１に関わる、検査モードにおける比較器と選択回路の動作の一例を表した模式図
【図５】実施例１に関わる、通常モードと検査モードのそれぞれにおける列メモリ、水平転送部、水平走査部の動作の一例のタイミング図
【図６】実施例２に関わる、撮像装置の構成の一例を表した模式図
【図７】実施例２に関わる、通常モードにおける列メモリ、水平転送部、水平走査部の動作の一例を示したタイミング図
【図８】実施例２に関わる、検査モード１および検査モード２における比較器と選択回路の動作の一例を示したタイミング図
【図９】実施例２に関わる、検査モード１および検査モード２における列メモリ、水平転送部、水平走査部の動作の一例を示したタイミング図
【図１０】実施例３および実施例４に関わる、メモリ部の構成の一例を表した模式図
【図１１】実施例５に関わる、撮像システムの構成の一例を表した模式図
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の実施形態を説明する。
【実施例１】
【００１１】
本実施例は、列ＡＤＣを有する撮像装置に関するものである。以下、図１を参照しながら、本実施例の撮像装置の構成について説明する。
【００１２】
本実施例は、撮像部としての画素部２００、垂直走査部２０２を有している。画素部２００は、撮像装置に入射した光をアナログ信号である電気信号に変換する画素２０１が複数列、複数行配置されている。画素２０１は、入射した光を電荷に変換する光電変換を行う光電変換部を有している。垂直走査部２０２は、垂直選択信号線２０３、２０４の信号レベルを順次Ｈｉｇｈレベル（以下、Ｈレベルと表記する）とすることによって画素部２００を水平方向に分割した行を選択する。つまり、垂直選択信号線２０３の信号レベルがＨレベルとなることによって画素１１〜１８が選択される。同様に、垂直選択信号線２０４の信号レベルがＨレベルとなることによって画素２１〜２８が選択される。垂直走査部２０２で選択された行を構成する画素に蓄積された電気信号は、行単位で画素１１〜１８の各々から信号線１０１〜１０８の各々に出力される。信号線に出力される電気信号を画素信号と呼ぶ。
【００１３】
画素信号を出力する画素の一例として図２（ａ）に例示した画素を説明する。図２（ａ）は図１に記載した、画素部２００のうちの２行８列の画素１１〜１８，２１〜２８、垂直走査部２０２、信号線１０１〜１０８を部分的に示したものである。画素部２００に含まれる画素２０１の具体的な構成を画素１１に示した。画素２０１は、光電変換部５０１、転送ＭＯＳトランジスタ５０２、リセットＭＯＳトランジスタ５０３、フローティングディフージョン部（以下、ＦＤ部と表記する）５０４、増幅ＭＯＳトランジスタ５０５、選択ＭＯＳトランジスタ５０６を有している。光電変換部５０１は入射光を電荷に変換する。ここでは例としてフォトダイオードを示している。転送ＭＯＳトランジスタ５０２は、フォトダイオード５０１の電荷をＦＤ部５０４に転送する。転送ＭＯＳトランジスタ５０２のゲートと、画素２０１を行ごとに走査する垂直走査部２０２とが転送信号線５０８を介して接続されている。
【００１４】
ＦＤ部５０４は、増幅ＭＯＳトランジスタ５０５のゲートと電気的に接続されている。増幅ＭＯＳトランジスタ５０５は、ＦＤ部５０４の電荷に基づいて信号を増幅して出力する。増幅ＭＯＳトランジスタ５０５のドレインには電源電圧Ｖｄｄが供給され、ソースは選択ＭＯＳトランジスタ５０６のソースに電気的に接続されている。選択ＭＯＳトランジスタ５０６は、増幅ＭＯＳトランジスタ５０５と信号線１０１の間の電気的経路に設けられており、ゲートは垂直選択信号線２０３を介して垂直走査部２０２と電気的に接続されている。
【００１５】
リセットＭＯＳトランジスタ５０３は、ソースがＦＤ部５０４と電気的に接続し、ドレインには電源電圧Ｖｄｄが供給されている。つまり、増幅ＭＯＳトランジスタ５０５とリセットＭＯＳトランジスタ５０３のそれぞれのドレイン電圧は共通の電源電圧Ｖｄｄに設定されている。また、リセットＭＯＳトランジスタ５０３のゲートはリセット信号線５０７を介して垂直走査部２０２に電気的に接続されている。リセットＭＯＳトランジスタ５０３は、垂直走査部２０２からリセットパルスが印加された時に、ＦＤ部５０４の電位のリセットを行う。増幅ＭＯＳトランジスタ５０５が出力した画素信号は、選択ＭＯＳトランジスタ５０６を介して信号線１０１に出力される。
【００１６】
信号線１０１〜１０８は列ＡＤＣに接続されている。本実施例の列ＡＤＣは、複数列の比較器３０１〜３０８を含む比較部２１０、選択回路１２１〜１２８を含む選択部、複数の列メモリ４０１〜４０８を含むメモリ部２３０を有している。比較器３０１〜３０８のそれぞれには、アナログ信号を伝送する信号線１０１〜１０８と、ランプ電圧供給部２１２とが電気的に接続されている。ランプ電圧供給部２１２はランプ電圧ｒｍｐを生成し、ランプ信号線２１３を介して比較器３０１〜３０８に供給する。ランプ電圧ｒｍｐとは、信号線１０１〜１０８によって伝送されるアナログ信号と比較される参照信号である。比較器３０１〜３０８はそれぞれ、比較器出力線１１１〜１１８を介して選択回路１２１〜１２８にアナログ信号とランプ電圧ｒｍｐとの比較結果を示す比較結果信号を出力する。選択回路１２１〜１２８は、さらに列メモリ４０１〜４０８のそれぞれと、テスト信号供給線２１４、２１５を介してテスト信号供給部２２１とに電気的に接続されている。回路部は列メモリと比較器を含んで構成されている。例えば図１の左から数えて１列目の回路部は、列メモリ４０１と比較器３０１とを含んで構成されている。本実施例の列ＡＤＣは、８列の回路部が並んで設けられている。即ち、列メモリ４０１〜４０８は並んで設けられており、同様に、比較器３０１〜３０８についても並んで設けられている。テスト信号供給部２２１は、第１のテスト信号Ｃｔｒ１、第２のテスト信号Ｃｔｒ２、モード選択信号ＳＥＬを選択回路１２１〜１２８に供給する。選択回路１２１〜１２８は、モード選択信号ＳＥＬの信号に応じて、比較器３０１〜３０８と、第１及び第２のテスト信号Ｃｔｒ１、Ｃｔｒ２とのいずれかの信号を選択して選択回路出力線１３１〜１３８を介して列メモリ４０１〜４０８に出力する。列メモリ４０１〜４０８には、さらに水平転送部２４０が列メモリ出力線１４１〜１４８を介して電気的に接続されている。水平転送部２４０には、水平走査部２５０からの水平選択信号が水平選択信号線１５１〜１５８を介して供給される。水平走査部２５０から供給される水平選択信号に基づいて、列メモリ４０１〜４０８に記憶されたデジタル信号が水平転送部２４０に出力される。列メモリ４０１〜４０８に記憶されたデジタル信号は、水平転送部２４０によって出力信号線２９０に出力される。判定部３００は出力信号線２９０に出力された信号を読み取る。判定部３００は出力比較部の一例である。判定部３００が有する不図示のメモリは、テスト信号供給部２２１が判定部供給線２１６を介して判定部３００に供給するテスト信号に基づいてデジタル信号を記憶し、故障の有無の判定の基準となる期待値とする。判定部３００はこの期待値と、出力信号線２９０に出力された信号とを比較し、故障を判定する。
【００１７】
次に図２（ｂ）に例示したタイミング図を用いて、画素部２００に含まれる画素の動作を説明する。
図２（ｂ）に示したＰＳＥＬは垂直選択信号線２０３を介して選択ＭＯＳトランジスタ５０６のゲートに印加されるパルスである。ＰＲＥＳはリセット信号線５０７を介してリセットＭＯＳトランジスタ５０３のゲートに印加されるリセットパルスである。ＰＴＸは転送信号線５０８を介して転送ＭＯＳトランジスタ５０２のゲートに印加されるパルスである。ＶｆｄはＦＤ部５０４の電位、Ｖｌｉｎｅは信号線１０１の電位を示している。
【００１８】
時刻ｔ＿ａでは、ＰＲＥＳはＨｉｇｈレベル（以下、Ｈレベルと表記する）の状態であり、ＰＴＸはＬｏｗレベル（以下、Ｌレベルと表記する）である。選択した画素の行のＰＳＥＬをＨレベルとして選択ＭＯＳトランジスタ５０６をＯＮすることにより、増幅ＭＯＳトランジスタ５０５で増幅された画素信号が信号線１０１に出力される。
【００１９】
時刻ｔ＿ａの時、ＰＲＥＳはＨレベルの状態であるので、ＦＤ部５０４がリセットされている。ＦＤ部５０４のリセット後の電位に基づく画素信号が増幅ＭＯＳトランジスタ５０５により増幅出力され、選択ＭＯＳトランジスタ５０６を介して信号線１０１に出力される。
【００２０】
時刻ｔ＿ｂでＰＲＥＳをＬレベルとすることによりＦＤ部５０４のリセットを解除する。
【００２１】
時刻ｔ＿ｃでＰＴＸをＨレベル、時刻ｔ＿ｄでＰＴＸをＬレベルとすることにより、フォトダイオード５０１に蓄積された電荷がＦＤ部５０４へ転送される。
【００２２】
この時のＦＤ部５０４の電位に基づく信号が増幅ＭＯＳトランジスタ５０５によって増幅出力され、信号線１０１に画素信号が出力される。
【００２３】
時刻ｔ＿ｅでＰＲＥＳを再びＨレベルとすることによりＦＤ部５０４の電位がリセットされる。垂直走査部２０２は、１行目の画素１１〜１８を選択して画素信号を出力させた後、２行目の画素２１〜２８を選択する。そして、１行目の画素１１〜１８と同様の動作を行い、２行目の画素２１〜２８に画素信号を出力させる。
【００２４】
次に図３を参照しながら、図１に例示した撮像装置が有する列ＡＤＣの動作について説明する。図３は、図１に例示した撮像装置が有する列ＡＤＣのうち、１列目から４列目、即ち比較器３０１〜３０４を含む列の動作について例示したものである。
【００２５】
本実施例の撮像装置は、列メモリ４０１〜４０８に入力される信号が異なる、通常モードと検査モードの２つのモードで動作しうることを特徴としている。ここでいう通常モードとは、画素信号をＡＤ変換して得たデジタル信号を列メモリ４０１〜４０８に書き込むモードを指す。一方、検査モードとは、撮像装置に入射した光に依らず、テスト信号Ｃｔｒ１、Ｃｔｒ２を列メモリ４０１〜４０８に書き込むモードを指す。検査モードでは、列メモリ４０１〜４０８、水平転送部２４０、水平走査部２５０の検査を行う。つまり、少なくとも列メモリの検査を行うメモリ検査モードの一例である。
【００２６】
まず、通常モードについて説明する。
【００２７】
テスト信号供給部２２１が供給するモード選択信号ＳＥＬにより選択回路１２１〜１２４は選択回路出力線１３１〜１３４に、比較器出力線１１１〜１１４の信号、テスト信号Ｃｔｒ１、Ｃｔｒ２の信号を出力する。つまり、例えば選択回路１２１は、選択回路出力線１３１に、比較器出力線１１１の信号と、第１及び第２のテスト信号Ｃｔｒ１、Ｃｔｒ２とのいずれかの信号を出力する。
【００２８】
通常モードにおいては、選択回路１２１〜１２４は、比較器出力線１１１〜１１４の信号を選択回路出力線１３１〜１３４に出力する。
【００２９】
ランプ電圧供給部２１２は、時刻ｔ０から時刻ｔ５までの期間にアナログ信号に対応した信号線１０１〜１０８の信号レベルと比較するためのランプ電圧ｒｍｐを上昇させる。即ち、ランプ電圧ｒｍｐは時間に依存して変化する。１列目の比較器３０１に着目すると、信号線１０１によって伝送されたアナログ信号と、ランプ信号線２１３を介して入力されたランプ電圧ｒｍｐの大きさを比較する。時刻ｔ１で、ランプ電圧ｒｍｐが、信号線１０１が伝送するアナログ信号よりも大きくなると比較器出力線１１１の信号レベルは変化する。尚、比較器出力線１１１の信号レベルは比較器３０１から出力される、アナログ信号とランプ信号との比較結果を示す比較結果信号である。
【００３０】
図３に例示したタイミング図においては、信号線１０１〜１０４によって伝送されるアナログ信号の信号レベルがそれぞれ異なっているものとした。従って、比較器３０２〜３０４の比較器出力は時刻ｔ１では変化せず、それぞれの比較器出力が変化する時刻は、供給されるアナログ信号の信号レベルによって異なっている。
【００３１】
以上、比較器３０１〜３０４を含む列を例として説明したが、他の比較器３０５〜３０８についても比較器３０１〜３０４と同様に動作させる。よって、通常モードでは、メモリ部２３０には比較器出力線１１１〜１１８を介して比較器３０１〜３０８の比較器出力が入力される。
【００３２】
図３で例示した期間Ｔ１〜Ｔ４は、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から、比較器３０１〜３０４の比較器出力が変化するまでの期間を表している。メモリ部２３０では、時刻ｔ０からクロック信号で比較器出力が変化するまでの期間を計数する。クロック信号での計数を開始してから、比較器出力の信号が変化するまでの時間をクロック信号で計数した計数結果であるカウント値（カウント信号）を記憶する。このカウント値が、信号線１０１〜１０４のそれぞれが伝送するアナログ信号の信号レベルに相当したデジタル信号として列メモリ４０１〜４０４のそれぞれに書き込まれる。以降、説明の簡略化のために、信号線１０１〜１０４が伝送するアナログ信号の信号レベルに相当したデジタル信号をそれぞれＤ１〜Ｄ４で表現する。
【００３３】
図５（ａ）に通常モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００３４】
水平走査部２５０が供給する水平選択信号線１５１の信号レベルをＨｉｇｈレベル（以下、Ｈレベルと表記する）とすると、水平転送部２４０には列メモリ４０１から列メモリ出力線１４１を介して水平転送部２４０に信号が出力される。列メモリ４０１にはデジタル信号Ｄ１が記憶されているので、水平転送部２４０から出力信号線２９０に、デジタル信号Ｄ１が出力される。同様に、水平選択信号線１５２〜１５４の信号レベルをＨレベルとすることによって、出力信号線２９０に、列メモリ４０１〜４０４に記憶されているデジタル信号Ｄ１〜Ｄ４が順次出力される。
【００３５】
次に検査モードについて説明をする。
【００３６】
図４に検査モードにおける選択回路１２１〜１２４、テスト信号供給部２２１の動作を例示したタイミング図を示す。
【００３７】
検査モードにおいては、モード選択信号ＳＥＬにより、選択回路１２１〜１２４はテスト信号Ｃｔｒ１，Ｃｔｒ２のいずれかの信号を選択回路出力線１３１〜１３４を介して列メモリ４０１〜４０４に出力する。検査モードでは、隣接する列メモリに異なるテスト信号を印加するように、モード選択信号ＳＥＬを出力する。従って、図１中、左から数えて奇数列目の選択回路出力線１３１、１３３に第１のテスト信号Ｃｔｒ１が出力される場合では、偶数列目の選択回路出力線１３２、１３４に第２のテスト信号Ｃｔｒ２が出力される。すなわち、複数列の列メモリの交互に第１のテスト信号Ｃｔｒ１と、第２のテスト信号Ｃｔｒ２とを入力する。よって、比較器出力線１１１〜１１４の信号レベルに関わらず、奇数列目の列メモリ４０１，４０３には第１のテスト信号Ｃｔｒ１、偶数列目の列メモリ４０２，４０４には第２のテスト信号Ｃｔｒ２が入力される。すなわち、第１のテスト信号Ｃｔｒ１が入力された列メモリの隣に位置する列メモリに、第２のテスト信号Ｃｔｒ２が入力される。この場合、奇数列の列メモリ４０１、４０３が第１のメモリであり、偶数列の列メモリ４０２，４０４が第２のメモリである。第１のメモリ４０１、４０３のそれぞれは回路部の一部である第１の回路部に含まれ、第２のメモリ４０２，４０４のそれぞれは第１の回路部以外の少なくとも一部から成る第２の回路部に含まれている。
【００３８】
図４で例示した期間Ｔ１´、Ｔ２´は、クロック信号の計数を開始する時刻ｔ０から、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号値が変化する時までの期間を表している。メモリ部２３０では、この期間をクロック信号で計数し、計数結果であるカウント値を記憶することで、テスト信号Ｃｔｒ１、Ｃｔｒ２によって表した期間Ｔ１´、Ｔ２´に相当したデジタル信号が書き込まれる。以降、説明の簡略化のためにテスト信号Ｃｔｒ１、Ｃｔｒ２に相当するデジタル信号をそれぞれＤ１´、Ｄ２´で表現する。デジタル信号Ｄ１´とデジタル信号Ｄ２´は異なる信号値を有するデジタル信号である。
【００３９】
以上説明した動作を、列メモリ４０５〜４０８についても同様に行う。よって、奇数列目の列メモリ４０１、４０３、４０５、４０７にはデジタル信号Ｄ１´が書き込まれ、偶数列目の列メモリ４０２、４０４、４０６、４０８にはデジタル信号Ｄ２´が書き込まれる。
【００４０】
図５（ｂ）に検査モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００４１】
水平走査部２５０が供給する水平選択信号線１５１の信号レベルをＨレベルとし、水平転送部２４０には列メモリ４０１が記憶するデジタル信号Ｄ１´が転送され、出力信号線２９０にデジタル信号Ｄ１´が出力される。
【００４２】
同様に、水平選択信号線１５２の信号レベルがＨレベルであるときは、出力信号線２９０に列メモリ４０２に記憶されているデジタル信号Ｄ２´が出力される。水平選択信号線１５２〜１５４の信号レベルも同様にＨレベルとすることによって、出力信号線２９０に列メモリ４０１〜４０４に記憶されているデジタル信号Ｄ１´、Ｄ２´、Ｄ１´、Ｄ２´が出力される。
【００４３】
図１で例示した判定部３００では、出力信号線２９０に出力されたデジタル信号に対してテスト信号Ｃｔｒ１、Ｃｔｒ２に相当するデジタル信号Ｄ１´、Ｄ２´を期待値とした判定処理を行う。出力信号線２９０に出力されたデジタル信号が期待値と異なる場合は、故障と判定することができる。よって、隣接する列メモリに異なるデジタル信号を書き込むことによって隣接する列メモリ同士でのショート故障の有無を検査することができる。
【００４４】
また、本実施例の撮像装置が有する列ＡＤＣでは、縮退故障の有無を検査することもできる。例えば、列メモリ４０１〜４０８の各々が格納するデータ幅を８ビットとする。１例としてＤ１´、Ｄ２´で表されるデジタル信号をそれぞれ１０１０１０１０、０１０１０１０１とするステップと、０１０１０１０１、１０１０１０１０とするステップの２つの検査モードを実施する。これにより、メモリ部２３０を構成する各メモリビットが０→１、１→０に遷移することを判定部３００が検査することにより縮退故障の有無を判定できる。
【００４５】
更に、水平転送部２４０で転送するデジタル信号を隣接する列メモリで異なる値とすることにより、水平転送部２４０の遅延故障も検査することができる。
【００４６】
更に、水平走査部２５０が順次列メモリ４０１〜４０８を選択して出力する際、水平走査部２５０に故障が無ければ、デジタル信号はＤ１´、Ｄ２´が出力信号線２９０に交互に出力される。水平走査部２５０に故障が生じていた場合には、出力信号線２９０にＤ１´、Ｄ２´が交互に出力されなくなる。よって、本実施例の判定部３００は、デジタル信号Ｄ１´、Ｄ２´が交互に出力されるか否かに基づいて水平走査部２５０の故障も検査できる。
【００４７】
本実施例では、テスト信号供給部２２１から選択回路１２１〜１２８を介してメモリ部２３０にテスト信号を供給する形態を示した。本実施例はこの形態には限定されず、テスト信号供給部２２１として比較部２１０が動作し、選択回路１２１〜１２８を設けない構成とすることができる。即ち、信号線１０１〜１０８が伝送するアナログ信号を次のように設定する。隣接する列メモリ同士で異なるデジタル信号を書き込む場合には、信号線１０１、１０３、１０５、１０７が伝送するアナログ信号を、比較器３０１、３０３、３０５、３０７の比較出力が時刻ｔ１´で変化するレベルの信号とすればよい。同様に、信号線１０２、１０４、１０６，１０８が伝送する画素信号を、比較器３０２、３０４、３０６、３０８の比較出力が時刻ｔ２´で変化するレベルの信号とすればよい。即ち、第１の比較器は比較器３０１、３０３、３０５、３０７であり、第２の比較器は比較器３０２、３０４、３０６、３０８である。このようなアナログ信号を、画素から画素信号として出力させるためには、ＦＤ部５０４の電位を隣接する画素同士で異なる電位にすれば良い。このようにするには例えば、画素１１が黒の領域、画素１２が白の領域を撮像するような縞模様のテストパターンを含む検査用画像を撮像する。この検査用画像を撮像して画素が出力することにより、検査信号である画素信号が信号線１０１〜１０８に出力される。通常モードと同様に検査信号である画素信号をＡＤ変換し、メモリ部２３０が検査信号である画素信号に基づくデジタル信号を記憶し、出力信号線２９０にメモリ部２３０が保持したデジタル信号を読み出す。判定部３００が、この出力信号線２９０に伝送されたデジタル信号と、黒を撮像した場合に得られるデジタル信号あるいは白を撮像した場合に得られるデジタル信号とを比較することによって、メモリ部２３０の検査することができる。
【００４８】
本実施例では、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数の列メモリの一部に第１のテスト信号を供給し、複数の列メモリの別の一部に第１のテスト信号とは異なるテスト信号を供給する形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、判定部３００に記憶されたデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。
【００４９】
また、本実施例では２つのデジタル信号を列メモリに書き込む形態を説明した。本実施例はこれに限定されず、３つ以上のテスト信号を用いて、複数列の列メモリに対し、異なる複数のデジタル信号を書き込んでも良い。
【００５０】
本実施例で説明した列ＡＤＣは、時間に依存してランプ電圧ｒｍｐが変化してアナログ信号との比較を行う形態として説明した。本実施例の列ＡＤＣは、この形態に限定されるものではなく、逐次比較型、巡回型、デルタ―シグマ型、サブレンジング型など他の方式の列ＡＤＣであってもよい。即ち比較器がアナログ信号と参照信号とを比較した比較結果を示す比較結果信号を出力するものであれば良い。
【００５１】
また、本実施例では比較器が複数列設けられた形態を示したが、例えば図１に例示した列ＡＤＣを右回りあるいは左回りに９０°回転させたように、比較器が複数行設けられた形態であっても良い。つまり、比較器を複数有するＡＤＣであれば良い。
【００５２】
また、本実施例では水平選択信号線１５１〜１５８の信号レベルについて、Ｈレベルとすることで記憶した信号を転送する列メモリが選択され、Ｌレベルとすることで非選択となる構成を用いて説明した。しかし、逆にＬレベルで記憶した信号を転送する列メモリが選択され、Ｈレベルで非選択となる構成であってもよい。
【００５３】
テスト信号供給部２２１は、選択回路１２１〜１２８が設けられている基板と同一の基板に設けられている形態とすることができる。また、テスト信号供給部２２１は、選択回路１２１〜１２８が設けられた基板の外部に設けられた形態とすることもできる。さらに言えば、モード選択信号ＳＥＬ、テスト信号Ｃｔｒ１、Ｃｔｒ２を供給するそれぞれの配線にスイッチ端子を設け、それらのスイッチ端子を介してテスト信号供給部２２１とメモリ部２３０とが電気的に接続する形態であっても良い。この時、モード選択信号ＳＥＬは、テスト信号供給部２２１とメモリ部２３０の電気的な接続が遮断されている時をＬレベル、テスト信号供給部２２１とメモリ部２３０とが電気的に接続されている時をＨレベルとすればよい。
【００５４】
同様に判定部３００についても、メモリ部２３０が設けられている基板と同一の基板に設けられている形態とすることができる。また、判定部３００は、メモリ部２３０が設けられた基板の外部に設けられた形態とすることができる。さらに言えば、出力信号線２９０にスイッチ端子を設け、スイッチ端子を介して判定部３００と出力信号線２９０とが電気的に接続する形態であっても良い。この形態の場合、判定部３００と出力信号線２９０の電気的な接続を切り替えることができる。よって、検査モードを行う時に判定部３００を出力信号線２９０に電気的に接続させ、通常モードを行う時では判定部３００と出力信号線２９０との電気的な接続を遮断することができる。
【００５５】
さらに、テスト信号供給部２２１と判定部３００とを有するテスターを、メモリ部２３０と出力信号線２９０のそれぞれに設けられた端子に電気的に接続させて、検査モードを行う形態であっても良い。
【００５６】
本実施例では、出力比較部の一例として判定部３００を用いる構成を示した。出力比較部は、故障の有無の判定まで行う必要はなく、出力比較部が記憶したテスト信号と、出力信号線２９０に出力された信号との比較を行うものであればよい。
【００５７】
本実施例では、アナログ信号を出力する構成として画素部２００、垂直走査部２０２を有する撮像部を例示して説明した。本実施例は撮像部を有する撮像装置に限定されるものではなく、複数の列メモリを有する列ＡＤＣの比較部２１０にアナログ信号を供給する構成を有する装置であれば、好適に実施することができる。
【実施例２】
【００５８】
本実施例について、実施例１と異なる部分を中心に説明を行う。
【００５９】
本実施例では、メモリ部２３０に書き込まれたデジタル信号を２列同時に出力する水平２チャンネル出力を行う構成であり、主に水平転送部２４０の遅延故障の検査を行う点が実施例１とは異なる。以下、図６を参照しながら、本実施例が実施例１と構成が異なる点について説明する。
【００６０】
図６は、本実施例の撮像装置の一例のブロック図である。選択回路１２１〜１２８は、４本のテスト信号供給線２１４〜２１７のいずれかが１列毎に１本ずつ順に電気的に接続されている。選択回路出力線１３１〜１３８には、選択回路１２１〜１２８からの信号が出力される。
【００６１】
水平転送部２４０は第１の転送回路２４１、第２の転送回路２４２を有している。第１の転送回路２４１は、第１の出力信号線２９０にデジタル信号を出力し、第２の転送回路２４２は第２の出力信号線２９１にデジタル信号を出力する。
【００６２】
本実施例の撮像装置では、アナログ信号をデジタル信号に変換する通常モードに加えて、メモリ部２３０を検査するモードである検査モード１、主に水平転送部２４０を検査するモードである検査モード２の２つのモードを時分割で動作することができる。
【００６３】
まず、通常モードについて説明をする。
【００６４】
通常モードにおける比較部２１０、ランプ電圧供給部２１２、メモリ制御部２２０の動作は、実施例１と同様であるため、タイミング図は省略する。
【００６５】
図７に通常モードにおけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００６６】
水平転送部２４０は、第１の転送回路２４１と第２の転送回路２４２を含んで構成されている。水平走査部２５０から出力される水平選択信号線１５１の信号レベルがＨレベルであるとき、第１の転送回路２４１には列メモリ４０１が記憶するデジタル信号Ｄ１が転送され、第２の転送回路２４２には列メモリ４０２が記憶するデジタル信号Ｄ２が転送される。これにより、第１の出力信号線２９０にデジタル信号Ｄ１が出力される。同様に第２の出力信号線２９１には、デジタル信号Ｄ２が出力される。次に水平選択信号線１５２の信号レベルをＨレベルとすることによって、同様に第１の出力信号線２９０と第２の出力信号線２９１には、列メモリ４０３、４０４に記憶されているデジタル信号Ｄ３、Ｄ４が出力される。
【００６７】
次に、メモリ部２３０を検査するメモリ検査モードである検査モード１について説明をする。
【００６８】
図８（ａ）に検査モード１におけるテスト信号供給部２２１、選択回路１２１〜１２８の動作を例示したタイミング図を示す。
【００６９】
以下、１〜４列目の選択回路１２１〜１２４の動作を例として説明する。１列目の選択回路１２１は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１１の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ１を列メモリ４０１に出力する。２列目の選択回路１２２は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１２の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ２を列メモリ４０２に出力する。３列目の選択回路１２３は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１３の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ３を列メモリ４０３に出力する。４列目の選択回路１２４は、モード選択信号ｔｓｔがＬレベルである時に比較器出力線１１４の信号レベルを、Ｈレベルである時にはテスト信号Ｃｔｒ４を列メモリ４０４に出力する。５〜８列目の選択回路１２５〜１２８の動作は、それぞれ選択回路１２１〜１２４の動作と同様である。
【００７０】
画素部２００が信号線１０１〜１０４にアナログ信号を出力してから比較器３０１〜３０４が比較結果信号を比較器出力線１１１〜１１４に出力するまでの動作は、実施例１と同様であるため説明を省略する。
【００７１】
検査モード１においては、モード選択信号ｔｓｔがＨレベルであるので、１列目の選択回路１２１は、テスト信号Ｃｔｒ１を選択回路出力線１３１を介して列メモリ４０１に出力している。同様に、２〜４列目の選択回路１２２〜１２４は、テスト信号Ｃｔｒ２〜Ｃｔｒ４を、選択回路出力線１３２〜１３４を介してそれぞれ列メモリ４０２〜４０４に出力している。
【００７２】
検査モード１においては、テスト信号Ｃｔｒ１とＣｔｒ３を同じテスト信号とすることができる。同様に、テスト信号Ｃｔｒ２とＣｔｒ４についても同じテスト信号とすることができる。図８（ａ）で例示した期間Ｔ１´は、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から、テスト信号Ｃｔｒ１とＣｔｒ３が変化するまでの期間を表している。期間Ｔ２´は、ランプ電圧ｒｍｐが上昇開始してから、テスト信号Ｃｔｒ２、Ｃｔｒ４が変化するまでの期間を表している。
【００７３】
メモリ部２３０では、時刻ｔ０からテスト信号Ｃｔｒ１〜Ｃｔｒ４がそれぞれ変化するまでの期間にカウンタに入力されるクロック信号を計数し、クロック信号の計数結果であるカウント値を記憶する。これにより、テスト信号Ｃｔｒ１〜Ｃｔｒ４によって表した期間Ｔ１´、Ｔ２´に相当するデジタル信号が書き込まれる。以降、テスト信号Ｃｔｒ１、Ｃｔｒ３に相当するデジタル信号をＤ１´、テスト信号Ｃｔｒ２、Ｃｔｒ４に相当するデジタル信号をＤ２´と表す。またこれらのデジタル信号Ｄ１´、Ｄ２´は予め判定部３００にある不図示のメモリに記憶しておき、後述するように故障を判定するための期待値とする。
【００７４】
以上説明した動作により、図６中の左から数えて奇数列目の列メモリ４０１、４０３、４０５、４０７にはデジタル信号Ｄ１´が書き込まれ、偶数列目の列メモリ４０２、４０４、４０６、４０８にはデジタル信号Ｄ２´が書き込まれる。検査モード１における第１のメモリは列メモリ４０１，４０３，４０５，４０７であり、第２のメモリは列メモリ４０２，４０９４，４０６，４０８である。
【００７５】
図９（ａ）に検査モード１におけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００７６】
水平走査部２５０から出力される水平選択信号線１５１の信号レベルをＨレベルとすると、第１の転送回路２４１には列メモリ４０１に記憶されたデジタル信号Ｄ１´が転送される。第２の転送回路２４２には列メモリ４０２に記憶されたデジタル信号Ｄ２´が転送される。これにより、第１の出力信号線２９０にはデジタル信号Ｄ１´が出力され、第２の出力信号線２９１には、デジタル信号Ｄ２´が出力される。同様に、水平選択信号線１５２〜１５４の信号レベルを順次Ｈレベルとすることによって、第１の出力信号線２９０に、列メモリ４０３、４０５、４０７に記憶されているデジタル信号Ｄ１´が出力される。また、第２の出力信号線２９１に、列メモリ４０４、４０６、４０８に記憶されているデジタル信号Ｄ２´が出力される。
【００７７】
検査モード１では、第１の出力信号線２９０に出力される信号は常にデジタル信号Ｄ１´、第２の出力信号線２９１に出力される信号は常にデジタル信号Ｄ２´となる。従って、隣接するメモリにはデジタル信号Ｄ１´、Ｄ２´という互いに異なるデジタル信号を書き込むことができる。水平転送部２４０が出力信号線２９０、２９１に出力する信号はそれぞれデジタル信号Ｄ１´、Ｄ２´に固定される。
【００７８】
図６で例示した判定部３００では、出力信号線２９０、２９１に出力された信号に対し、判定部３００が有する不図示のメモリが記憶するデジタル信号Ｄ１´、Ｄ２´を期待値として比較し、故障の有無を判定する。出力信号線２９０、２９１に出力された信号が、期待値と異なる場合は、故障として判定することができる。よって、隣接するメモリに互いに異なるデジタル信号を書き込むことによって、隣接するメモリにおけるショート故障を検査することができる。
【００７９】
また、本実施例の撮像装置が有する列ＡＤＣでは、縮退故障の有無を検査することもできる。例えば、列メモリ４０１〜４０８に格納するデータ幅を８ビットとする。１例としてＤ１´、Ｄ２´で表されるデジタル信号の信号値をそれぞれ１０１０１０１０、０１０１０１０１とするステップと、０１０１０１０１、１０１０１０１０とするステップの２つの検査モードを実施する。これにより、メモリ部２３０を構成する各メモリビットの０→１、１→０への遷移を検査でき、メモリ部２３０での縮退故障の有無を検査することができる。
【００８０】
次に、主に水平転送部２４０を検査する転送部検査モードである検査モード２について説明をする。
【００８１】
図８（ｂ）に検査モード２における比較部２１０、ランプ電圧供給部２１２、テスト信号供給部２２１、選択回路１２１〜１２８の動作を例示したタイミング図を示す。
【００８２】
検査モード１においてモード選択信号ｔｓｔはＨレベルであったが、検査モード２においてもモード選択信号をＨレベルとする。検査モード２が、検査モード１と異なる点を説明する。検査モード１では、テスト信号Ｃｔｒ１、Ｃｔｒ３に相当するデジタル信号Ｄ１´を奇数列目の列メモリ４０１、４０３、４０５、４０７に記憶させていた。同様に、テスト信号Ｃｔｒ２、Ｃｔｒ４に相当するデジタル信号Ｄ２´を偶数列目の列メモリ４０２、４０４、４０６、４０８に記憶させていた。一方、検査モード２では、図８（ｂ）に示すように、テスト信号Ｃｔｒ１とＣｔｒ２を同じテスト信号とすることが好ましい。同様に、テスト信号Ｃｔｒ３とＣｔｒ４とを同じテスト信号とすることが好ましい。列メモリ４０１〜４０８がテスト信号Ｃｔｒ１，Ｃｔｒ２に相当するデジタル信号Ｄ１´、テスト信号Ｃｔｒ３，Ｃｔｒ４に相当するデジタル信号Ｄ２´を記憶する動作は検査モード１と検査モード２とで共通である。よって、列メモリ４０１、４０２、４０５，４０６にはデジタル信号Ｄ１´、列メモリ４０３、４０４、４０７、４０８にはデジタル信号Ｄ２´が記憶される。すなわち、検査モード２における第１のメモリは列メモリ４０１，４０２，４０５，４０６であり、第２のメモリは列メモリ４０３，４０４，４０７，４０８である。
【００８３】
図９（ｂ）に検査モード２におけるメモリ部２３０、水平転送部２４０、水平走査部２５０の動作を例示したタイミング図を示す。
【００８４】
水平走査部２５０から出力される水平選択信号線１５１の信号レベルをＨレベルとすると、第１の転送回路２４１、第２の転送回路２４２のそれぞれには、列メモリ４０１、４０２が記憶するデジタル信号Ｄ１´が出力される。続いて水平選択信号線１５２の信号レベルをＨレベルとすると、列メモリ４０３、４０４が記憶するデジタル信号Ｄ２´が出力される。水平選択信号線１５３〜１５４の信号レベルも同様に順次Ｈレベルとすることで、出力信号線２９０、２９１にはデジタル信号Ｄ１´、Ｄ２´が繰り返し出力される。
【００８５】
図６で例示した判定部３００では、出力信号線２９０、２９１に出力された信号に対し、判定部３００が有する不図示のメモリが記憶するデジタル信号Ｄ１´、Ｄ２´を期待値として比較し、故障の有無を判定する。即ち、出力信号線２９０，２９１に出力された信号それぞれについて、デジタル信号Ｄ１´、Ｄ２´が交互に出力されているか検査する。検査モード１では、第１の転送回路２４１と第２の転送回路２４２はそれぞれデジタル信号Ｄ１´、Ｄ２´のいずれか一方のみを出力するため、水平転送部２４０で縮退故障が生じていても検査モード１では縮退故障を発見することが難しい。一方、この検査モード２では、水平転送部２４０に縮退故障がある場合には、出力信号線にデジタル信号Ｄ１´、Ｄ２´が交互に出力されなくなる。よって、水平転送部２４０の縮退故障を検査することができる。
【００８６】
また、出力信号線２９０、２９１には検査モード２においては同じ値のデジタル信号が同期して出力されるため、出力信号線２９０と２９１とで出力されたデジタル信号を比較し、出力された時間にずれが生じている場合には、水平転送部２４０の遅延故障として判定することができる。
【００８７】
水平走査部２５０で縮退故障が生じていた場合についても、本実施例の撮像装置は検査することができる。本実施例のように第１の転送回路２４１と第２の転送回路２４２とが同期してデジタル信号を転送する構成では、検査モード１、検査モード２のいずれにおいても、水平走査部２５０が縮退故障していた場合に出力信号線２９０、２９１の両方に同時に、本来転送されるべきデジタル信号とは異なる値のデジタル信号が転送される。あるいは、デジタル信号が全く転送されないブランク期間が、出力信号線２９０，２９１の両方に同時に生じる。例えば、水平選択信号線１５１の信号レベルをＨレベルとすべき時に、水平走査部２５０の故障によりＬレベルであった時、列メモリ４０１、４０２が記憶するデジタル信号が出力信号線２９０，２９１共に出力されない。よってデジタル信号が転送されるべき時にデジタル信号が転送されない期間が出力信号線２９０，２９１の両方に同時に存在する場合には水平走査部２５０の故障であると判定することができる。よって、水平走査部２５０の縮退故障についても検査することができる。
【００８８】
本実施例では、メモリ部を主に検査する検査モード１と、水平転送部２４０を主に検査する検査モード２とを組み合わせることで、メモリ部２３０、水平転送部２４０の検査を行うことができる。さらに、第１の転送回路２４１と第２の転送回路２４２とが同期してデジタル信号を転送する構成では、水平走査部２５０の検査も行うことができる。例えば、検査モード１においてメモリ部２３０の故障が発見されず、検査モード２において第１の出力信号線２９０と第２の出力信号線２９１とで異なるデジタル信号が検出された場合には、水平転送部２４０、水平走査部２５０の一方あるいは両方に故障が生じている、と判定できる。さらに検査モード１あるいは検査モード２において、出力信号線２９０、２９１の両方に本来転送されるべきデジタル信号が出力されない期間が同時に存在する場合には、水平走査部２５０の故障と判定できる。
【００８９】
また、検査モード２においても、列メモリ４０２と４０３、あるいは列メモリ４０４と４０５、あるいは列メモリ４０６と４０７との間でショート故障が生じていた場合、本来それぞれの列メモリが出力するべきデジタル信号とは異なる信号値のデジタル信号が出力されるため、故障を検出することができる。従って、検査モード２において、異なるテスト信号が供給された列メモリ同士のショート故障を検出することができる。よって、検査モード１の代わりに検査モード２を列メモリの検査として用いても良い。
【００９０】
本実施例では、４つのテスト信号Ｃｔｒ１〜Ｃｔｒ４によってメモリ部２３０に１列毎、または２列毎に異なったデジタル信号を書き込む形態を説明した。しかしながら、５つ以上のテスト信号を供給し、複数列単位に異なるデジタル信号を書き込む形態であっても良い。また、検査モード１、検査モード２を行う順序はどちらが先であっても、列メモリ４０１〜４０８のショート故障、水平転送部２４０、水平走査部２５０の故障について検査することができる。
【００９１】
また、検査モード１における、例えばテスト信号Ｃｔｒ１、３は、検査モード２におけるテスト信号Ｃｔｒ１，Ｃｔｒ２と同じ信号として説明した。本実施例はこの形態に限定されず、検査モード１はテスト信号Ｃｔｒ１とＣｔｒ３のペア、Ｃｔｒ２とＣｔｒ４のペアの、それぞれのペアにおいて同じ信号であれば良い。また、検査モード２はテスト信号Ｃｔｒ１とＣｔｒ２のペア、Ｃｔｒ３とＣｔｒ４のペアの、それぞれのペアにおいて同じ信号であれば良い。つまり、検査モード１と２とで用いられるテスト信号が、検査モード１と２とのモード間で共通でなくても良く、検査モード１でデジタル信号Ｄ１´、Ｄ２´に相当するテスト信号を用いた場合には、検査モード２ではデジタル信号Ｄ３´、Ｄ４´に相当するテスト信号を用いても良い。
【００９２】
本実施例では検査モード１において、隣接する列メモリ同士で異なるデジタル信号を書き込む形態を説明した。本実施例は、異なるデジタル信号を書き込むのは隣接する列メモリ同士に限定されない。つまり、複数列の列メモリに対し、異なる複数のデジタル信号を書き込む形態であれば良い。この形態においても、列メモリに入力されたデジタル信号と、列メモリが記憶したデジタル信号とを比較することによって、列メモリのショート故障の有無を検査することができる。
【００９３】
また、本実施例の検査モード１においては判定部３００が出力信号線２９０、２９１のそれぞれが伝送するデジタル信号をデジタル信号Ｄ１´、Ｄ２´と比較する形態を示した。しかし、本実施例の検査モード１は、出力信号線２９０、２９１のいずれか一方が伝送するデジタル信号について判定部３００が比較を行う形態であっても良い。例えば、出力信号線２９０が伝送するデジタル信号についてのみ判定部３００が比較を行う場合、出力信号線２９０が伝送するべきデジタル信号がＤ１´であれば、デジタル信号Ｄ１´と出力信号線２９０が伝送するデジタル信号とを判定部３００が比較する。この時、例えば列メモリ４０１と列メモリ４０２とでショート故障が生じていた場合、列メモリ４０１が保持する信号は列メモリ４０２が保持するデジタル信号に影響されてデジタル信号Ｄ１´とは異なるデジタル信号となる事がある。よって、出力信号線２９０が伝送するデジタル信号がデジタル信号Ｄ１´とは異なる期間が発生するため、判定部３００がメモリ部のショート故障を判定することができる。
【００９４】
また、本実施例では、第１の転送回路２４１と第２の転送回路２４２とが同期して転送する構成を例に説明した。本実施例は１つの水平選択信号線が第１の転送回路２４１と、第２の転送回路２４２とに共通して接続されている構成に限定されるものではなく、第１の転送回路２４１、第２の転送回路２４２のそれぞれに異なる水平選択信号線が電気的に接続されており、第１の転送回路２４１と第２の転送回路２４２の転送動作が同期していなくとも良い。この構成であっても、検査モード１と検査モード２とを行うことによって、メモリ部２３０、水平転送部２４０の検査を行うことができる。
【実施例３】
【００９５】
本実施例に関して、実施例１と異なる点を中心に説明を行う。
【００９６】
図１０（ａ）に本発明に関する撮像装置のメモリ部の構成の一例を示す。
【００９７】
本実施例では、列毎にクロック信号を計数するカウンタ機能を有する列メモリ１−４０１〜１−４０８が配置されている。更にＡＤ変換期間と水平転送期間を重ねるために、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号をバッファするための２段目の列メモリ２−４０１〜２−４０８が配置されている。２段目の列メモリ２−４０１〜２−４０８は、第３、第４のメモリである。
【００９８】
メモリ部２３０は、第１のメモリ領域２３２、第２のメモリ領域２３３で構成されている。クロック信号供給部２３５は第１のメモリ領域２３２に含まれる列メモリ１−４０１〜１−４０８に電気的に接続され、クロック信号を列メモリ１−４０１〜１−４０８に供給する。転送信号供給部２３４は、第２のメモリ領域２３３に含まれる列メモリ２−４０１〜２−４０８に電気的に接続され、転送信号を列メモリ２−４０１〜２−４０８に供給する。
【００９９】
以下、通常モードについて説明する。
【０１００】
選択回路１２１〜１２８は、列メモリ１−４０１〜１−４０８にそれぞれ比較器出力線１１１〜１１４の信号レベルを選択回路出力線１３１〜１３８を介して出力している。クロック信号供給部２３５で生成されたクロック信号ｃｌｋは、列メモリ１−４０１〜１−４０８に入力されている。列メモリ１−４０１〜１−４０８では、ランプ電圧ｒｍｐが上昇を開始する時刻ｔ０から選択回路出力線１３１〜１３８の信号レベルが変化するまでの時刻である、Ｔ１、Ｔ２によって規定される期間（以降、比較期間と表記する）をクロック信号ｃｌｋで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ１−４０１〜１−４０８が記憶する。
【０１０１】
列メモリ１−４０１〜１―４０８の出力は、データ線１６１〜１６８を介して列メモリ２−４０１〜２−４０８の入力にそれぞれ電気的に接続されている。列メモリ２−４０１〜２−４０８は、転送信号供給部２３４で生成された転送信号ｍｔｘがＨレベルの時に、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号を列メモリ２−４０１〜２−４０８へ転送する。データ線１６１〜１６８、転送信号供給部２３４はメモリ間転送部である。列メモリ２−４０１〜２−４０８にデジタル信号が転送された後、再び列メモリ１−４０１〜１−４０８は比較期間をクロック信号ｃｌｋで計数することができる。列メモリ２−４０１〜２−４０８の出力に電気的に接続された列メモリ出力線１４１〜１４８は、不図示の水平転送部に電気的に接続されている。本実施例で例示した構成にすることによって、比較期間で表されるＡＤ変換期間と、列メモリ２−４０１〜２−４０８に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これにより、複数行の画素信号をデジタル信号に変換するのに要する、ＡＤ変換期間と水平転送期間の合計期間を、実施例１に比べて本実施例は短縮することができる。
【０１０２】
メモリ部２３０の検査は、実施例１と同様に行うことができる。
【０１０３】
検査モードにおいては、選択回路１２１〜１２８は、テスト信号供給部２２１から供給されるテスト信号Ｃｔｒ１、Ｃｔｒ２が列メモリ１−４０１〜１−４０８のそれぞれに入力されている。列メモリ１−４０１〜１−４０８では、モード選択信号ｔｓｔがＨレベルとなる時刻ｔ０から、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号レベルが変化するまでの時刻である、Ｔ１´、Ｔ２´をクロック信号ｃｌｋで計数する。そして、そのクロック信号の計数結果であるカウント値を列メモリ１−４０１〜１−４０８が記憶する。
【０１０４】
検査モードを実施することによって、第１のメモリ領域２３２と第２のメモリ領域２３３について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。
【０１０５】
クロック信号供給部２３５、転送信号供給部２３４は、メモリ部２３０が設けられた基板と同一基板上に設けられていても良い。また、クロック信号供給部２３５、転送信号供給部２３４は、メモリ部２３０が設けられた基板の外部に設けられている形態であっても良い。
【実施例４】
【０１０６】
本実施例に関して、実施例１と異なる点を中心に説明を行う。
【０１０７】
図１０（ｂ）に本実施例の撮像装置のメモリ部の一例を示す。
【０１０８】
本実施例では、カウント信号ｃｎｔを記憶する列メモリ１−４０１〜１−４０８が配置され、更に、列メモリ１−４０１〜１−４０８に２段目の列メモリ２−４０１〜２−４０８が電気的に接続されている。列メモリ１−４０１〜１−４０８は第１のメモリ領域２３２、列メモリ２−４０１〜２−４０８は第２のメモリ領域を構成している。
【０１０９】
メモリ部２３０は、第１のメモリ領域２３２、第２のメモリ領域２３３で構成されている。カウント信号供給部２３６は、不図示のクロック信号供給部からのクロック信号をカウントし、カウント結果であるカウント信号ｃｎｔを生成する。カウント信号供給部２３６は第１のメモリ領域２３２に含まれる列メモリ１−４０１〜１−４０８に電気的に接続されている。転送信号供給部２３４は第２のメモリ領域２３３に含まれる列メモリ２−４０１〜２−４０８に電気的に接続されており、転送信号を列メモリ２−４０１〜２−４０８に供給する。
【０１１０】
以下、通常モードについて説明する。
【０１１１】
選択回路出力線１３１〜１３８は、列メモリ１−４０１〜１−４０８にそれぞれ電気的に接続されている。カウント信号供給部２３６で生成されたカウント信号ｃｎｔは、列メモリ１−４０１〜１−４０８に入力されている。カウント信号供給部２３６は、不図示のランプ電圧ｒｍｐが上昇を開始する時刻ｔ０からカウントを開始し、カウント信号ｃｎｔを生成する。列メモリ１−４０１〜１−４０８では、選択回路出力線１３１〜１３８の信号レベルが変化する時刻に、カウント信号ｃｎｔの値を取り込む。時刻ｔ０から全ての選択回路出力線の信号レベルが変化する時刻で表される期間が本実施例における比較期間である。
【０１１２】
列メモリ１−４０１〜１−４０８の出力は、データ線１６１〜１６８を介して列メモリ２−４０１〜２−４０８の入力にそれぞれ電気的に接続されている。列メモリ２−４０１〜２−４０８は、転送信号供給部２３４で生成された転送信号ｍｔｘがＨレベルの時に、列メモリ１−４０１〜１−４０８に記憶されたデジタル信号を列メモリ２−４０１〜２−４０８へ転送する。データ線１６１〜１６８、転送信号供給部２３４はメモリ間転送部である。列メモリ２−４０１〜２−４０８にデジタル信号が転送された後、再び列メモリ１−４０１〜１−４０８はカウント信号ｃｎｔの値を取り込むことができる。よって、ＡＤ変換期間と、水平転送期間を重ねることができる。列メモリ２−４０１〜２−４０８の出力に電気的に接続された列メモリ出力線１４１〜１４８は、第２のメモリ領域２３３に電気的に接続される水平転送部に出力されている。
【０１１３】
列メモリ２−４０１〜２−４０８に記憶されたデジタル信号は、水平走査部２５０が水平選択信号線１５１〜１５８の信号レベルを順次Ｈレベルとすることにより、水平転送部２４０を介して出力信号線２９０に出力される。
【０１１４】
本実施例で例示した構成にすることによって、比較期間で表されるＡＤ変換期間と、列メモリ２−４０１〜２−４０８に記憶されたデジタル信号を出力する期間で表される水平転送期間を重ねることができる。これによりデジタル信号の出力速度を速めることができる。
【０１１５】
メモリ部を検査するための検査モードについては、実施例１と同様に行うことができる。
【０１１６】
以下、検査モードについて説明する。
【０１１７】
検査モードでは、カウント信号供給部２３６はモード選択信号ｔｓｔがＨレベルとなった時にカウントを開始し、カウント信号ｃｎｔを生成する。選択回路１２１〜１２８は、テスト信号供給部２２１から供給されるテスト信号Ｃｔｒ１、Ｃｔｒ２が列メモリ１−４０１〜１−４０８のそれぞれに入力されている。列メモリ１−４０１〜１−４０８では、テスト信号Ｃｔｒ１、Ｃｔｒ２のそれぞれの信号レベルが変化する時刻にカウント信号ｃｎｔを取り込んでカウント値を記憶する。この記憶したカウント値がＴ１´、Ｔ２´である。
【０１１８】
列メモリ１−４０１〜１−４０８に記憶された信号は、通常モードと同様に、列メモリ２−４０１〜２−４０８に出力された後、水平転送部２４０を介して水平走査部２５０により出力信号線２９０に出力される。
【０１１９】
検査モードを実施することによって、第１のメモリ領域２３２と第２のメモリ領域２３３について、縮退故障や、それぞれのメモリ領域内で隣接する列メモリ同士のショート故障について検査することができる。
【０１２０】
カウント信号供給部２３６、転送信号供給部２３４は、メモリ部２３０が設けられた基板と同一基板上に設けられていても良い。また、カウント信号供給部２３６、転送信号供給部２３４は、メモリ部２３０が設けられた基板の外部に設けられている形態であっても良い。
【０１２１】
これらの実施例では、本発明を撮像装置に適用した例を説明したが、本発明は他の装置にも適用が可能である。この場合、信号線１０１〜１０８には、このような装置においてデジタル信号に変換すべきアナログ信号が入力される。
【実施例５】
【０１２２】
本発明の撮像装置を撮像システムに適用した場合の一実施例について詳述する。撮像システムとは、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに適用した場合のブロック図を例示する。
【０１２３】
図１１において、１はレンズの保護のためのバリア、２は被写体の光学像を撮像装置４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞りである。４は上述の実施例１〜５で説明した撮像装置であって、レンズ２により結像された光学像を画像データとして変換する。７は撮像装置４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１１において、８は撮像装置４および信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部である。１０は画像データを一時的に記憶する為のデータ保持部、１１は記録媒体に記録または読み出しを行うためのインターフェース部、１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置４と、撮像装置から出力された撮像信号を処理する信号処理部７とを有すればよい。エラー表示部１４は、撮像装置４の判定部３００から出力される信号に基づいて表示を行う表示部である。
【０１２４】
撮像装置に設けられた判定部３００は、故障と判定した場合にエラー表示部１４にエラー信号を出力する。エラー表示部１４はエラー信号が入力されると、撮像装置に故障が生じていることを知らせる表示を行う。この表示は、例えば警告ランプの発光動作や故障が生じている旨のメッセージを表示すること等により行うことができる。
【０１２５】
また、判定部３００から全体制御・演算部９にエラー信号を出力する形態であっても良い。この形態では、エラー信号が全体制御・演算部９に入力された時に、以後の撮像動作を停止するように制御できる。この形態の場合、エラー表示部１４に判定部３００からエラー信号が入力される形態であっても良いし、全体制御・演算部９からエラー表示部１４にエラー表示を行わせる信号を出力する形態であっても良い。
【０１２６】
以上のように、本発明の撮像装置を撮像システムに適用することが可能である。本発明の撮像装置を撮像システムに適用することにより、撮像装置のメモリ部にショート故障や縮退故障、水平走査部に縮退故障が生じていた場合に撮像動作を行わせる撮影者に故障を通知することができる。よって、故障に気が付かないまま撮影を続けることを抑止できる効果が得られる。
【０１２７】
本実施例において、撮像システムがエラー表示部１４を有する形態を説明した。本実施例はこの形態に限定されず、エラー表示部１４を有さない形態であっても良い。このような形態として、例えば、判定部３００が故障と判定した場合には撮像を行わないようにする形態などがある。
【０１２８】
また、本実施例では、撮像システムに含まれる撮像装置４が判定部３００を有する形態を説明した。本実施例はこれに限定されず、判定部３００が撮像装置４および撮像システムの外部に設けられている形態であっても良い。つまり、撮像システムに含まれる撮像装置４の製造工程において、判定部３００が出力信号線上に設けられた端子に電気的に接続し、列メモリの故障有無の判定を行う形態であっても良い。
【０１２９】
この製造工程において、列メモリの故障が検出された場合には、故障している列メモリの修復を行ったり、故障と判定された撮像装置４を用いた撮像システムの製造を中止したりすることができる。また、故障と判定された列メモリの位置を外部のルックアップテーブルに記憶しておき、故障と判定された列メモリを用いずに、正常な列メモリに保持された信号で置換したり、補正したりするようにして正常動作可能なようにしてもよい。
【０１３０】
よって、列メモリの故障の有無を検査することにより、正常動作可能な撮像装置４を有する撮像システムを製造することができる。
【符号の説明】
【０１３１】
１０１〜１０８ 信号線
１１１〜１１８ 比較器出力線
１２１〜１２８ 選択回路
１３１〜１３８ 選択回路出力線
１４１〜１４８ 列メモリ出力線
１５１〜１５８ 水平選択信号線
２１２ ランプ電圧供給部
２２１ テスト信号供給部
２９０ 出力信号線
３００ 判定部（出力比較部の一例）
３０１〜３０８ 比較器
４０１〜４０８ 列メモリ
【特許請求の範囲】
【請求項１】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、
前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、
前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給するテスト信号供給部と、
出力比較部と、
前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部と、を備え、
前記メモリ検査モード時に、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、さらに、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路。
【請求項２】
複数の前記第１のメモリと、複数の前記第２のメモリとが互いに隣接して交互に並んで配置されていること
を特徴とする請求項１に記載のアナログデジタル変換回路。
【請求項３】
複数の前記メモリに供給する信号を、前記比較器から出力される前記比較結果信号と、前記テスト信号供給部から供給される前記第１又は第２のテスト信号と、のいずれかに切り替える選択部をさらに有することを特徴とする請求項１または２に記載のアナログデジタル変換回路。
【請求項４】
前記転送部は、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を有し、
前記メモリ検査モード時には、前記第１の転送回路は前記第１のメモリが保持したデジタル信号を転送し、前記第２の転送回路は前記第２のメモリが保持したデジタル信号を転送し、
前記出力比較部において、前記第１の転送回路が転送したデジタル信号と第１のデジタル信号とを比較し、また、前記第２の転送回路が転送したデジタル信号と前記第２のデジタル信号とを比較することで前記第１及び第２のメモリの検査を行うことを特徴とする請求項１〜３のいずれかに記載のアナログデジタル変換回路。
【請求項５】
前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第２の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項４に記載のアナログデジタル変換回路。
【請求項６】
前記転送部は、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を有し、
前記メモリ検査モードの代わりに、前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第２の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第１及び第２のメモリの検査を行うことを特徴とする請求項１〜３のいずれかに記載のアナログデジタル変換回路。
【請求項７】
前記転送部検査モード時に、
前記第１のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作と、前記第２のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作とを時分割で行い、
前記出力比較部において、前記第１の転送回路と前記第２の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項５又は６に記載のアナログデジタル変換回路。
【請求項８】
前記第１の転送回路にデジタル信号を転送する前記メモリと、前記第２の転送回路にデジタル信号を転送する前記メモリとが交互に並んでおり、
前記転送部検査モード時に、
前記第１の転送回路にデジタル信号を転送する前記第１のメモリと、前記第２の転送回路にデジタル信号を転送する前記第１のメモリとが互いに隣接して配置された第１の組と、
前記第１の転送回路にデジタル信号を転送する前記第２のメモリと、前記第２の転送回路にデジタル信号を転送する前記第２のメモリとが互いに隣接して配置された第２の組と、を有し、
前記第１の組と前記第２の組とが交互に並んでいることを特徴とする請求項５〜７のいずれかに記載のアナログデジタル変換回路。
【請求項９】
クロック信号を計数したカウント信号を、複数の前記メモリに共通して供給するカウンタをさらに有し、
前記検査モード時に、前記第１のメモリは前記第１のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第２のメモリは前記第２のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項１〜８のいずれかに記載のアナログデジタル変換回路。
【請求項１０】
クロック信号を複数の前記メモリに供給するクロック信号供給部をさらに有し、
複数の前記メモリの各々が前記クロック信号を計数したカウント信号を生成するカウンタを有し、
前記検査モード時に、前記第１のメモリは前記第１のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第２のメモリは前記第２のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項１〜８のいずれかに記載のアナログデジタル変換回路。
【請求項１１】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、
テスト装置に備えられたテスト信号供給部に、前記第１の回路部に含まれる第１のメモリ及び前記第２の回路部に含まれる第２のメモリを接続するための第１の端子と、同じく前記テスト装置に備えられた出力比較部に接続するための第２の端子と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記第２の端子を介して前記出力比較部に転送する転送部とを備え、
前記アナログデジタル変換回路はメモリ検査モードで動作し、
前記メモリ検査モード時に、前記テスト信号供給部から前記第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２のメモリに第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給した後、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路。
【請求項１２】
さらに、第３及び第４のメモリと、前記第１及び第２のメモリから前記第３及び第４のメモリへそれぞれデジタル信号を転送するメモリ間転送部とを有し、前記第１及び第２のメモリのそれぞれが保持したデジタル信号が前記第３及び第４のメモリを介して前記転送部に転送されることを特徴とする請求項１〜１１のいずれかに記載のアナログデジタル変換回路。
【請求項１３】
請求項１〜１２のいずれかに記載のアナログデジタル変換回路と、
各々が光電変換部を含む複数の画素が複数列状に配置された画素部とを有し、
前記画素部の各列から出力されたアナログ信号が、前記アナログデジタル変換回路の各回路部の前記比較器に入力するように構成されたことを特徴とする撮像装置。
【請求項１４】
請求項１３の撮像装置と、
前記撮像装置から出力されたデジタル信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１５】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、
前記検査方法はメモリ検査モードを含み、
前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、
前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、
によって前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法。
【請求項１６】
前記アナログデジタル変換回路は、複数の前記第１のメモリと、複数の前記第２のメモリとが互いに隣接して交互に並んで配置されており、更に、前記第１及び第２のメモリに保持されたデジタル信号と前記第１及び第２のデジタル信号とをそれぞれ比較する出力比較部と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、
前記メモリ検査モード時に、前記転送部によって、前記出力比較部に前記第１のメモリの保持するデジタル信号と、前記第２のメモリの保持するデジタル信号とが交互に転送されることを特徴とする請求項１５に記載のアナログデジタル変換回路の検査方法。
【請求項１７】
前記アナログデジタル変換回路は、更に、前記第１及び第２のメモリに保持されたデジタル信号を前記第１及び第２のデジタル信号と比較する出力比較部と、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を含む転送部とを有し、
前記メモリ検査モード時には、前記第１の転送回路は前記第１のメモリが保持したデジタル信号を転送し、前記第２の転送回路は前記第２のメモリが保持したデジタル信号を転送し、
前記出力比較部において前記第１の転送回路が転送したデジタル信号と第１のデジタル信号とを比較し、また、前記第２の転送回路が転送したデジタル信号と前記第２のデジタル信号とを比較することで前記第１及び第２のメモリの検査を行うことを特徴とする請求項１５または１６に記載のアナログデジタル変換回路の検査方法。
【請求項１８】
前記検査方法は前記メモリ検査モードとは別の検査モードである転送部検査モードを含み、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１及び第２の転送回路のそれぞれが、前記第１のメモリから転送されたデジタル信号と、前記第２のメモリから転送されたデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項１７に記載のアナログデジタル変換回路の検査方法。
【請求項１９】
前記アナログデジタル変換回路は、更に、前記第１及び第２のメモリに保持されたデジタル信号を前記第１及び第２のデジタル信号と比較する出力比較部と、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を含む転送部とを有し、
前記検査方法は前記メモリ検査モードの代わりに転送部検査モードを含み、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１及び第２の転送回路のそれぞれが、前記第１のメモリから転送されたデジタル信号と、前記第２のメモリから転送されたデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第１及び第２のメモリの検査を行うことを特徴とする請求項１５又は１６に記載のアナログデジタル変換回路の検査方法。
【請求項２０】
前記転送部検査モード時に、
前記第１のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作と、前記第２のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作とを時分割で行い、
前記出力比較部において、前記第１の転送回路と前記第２の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項１７〜１９のいずれかに記載のアナログデジタル変換回路の検査方法。
【請求項２１】
各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、
前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含む撮像装置の検査方法であって、
前記検査方法はメモリ検査モードを含み、
前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第１の回路部に含まれる第１の比較器から第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２の比較器から第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、
前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、
によって前記第１及び第２のメモリの検査を行うことを特徴とする撮像装置の検査方法。
【請求項１】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、
前記アナログデジタル変換回路は検査モードであるメモリ検査モードで動作し、
前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給するテスト信号供給部と、
出力比較部と、
前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部と、を備え、
前記メモリ検査モード時に、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、さらに、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路。
【請求項２】
複数の前記第１のメモリと、複数の前記第２のメモリとが互いに隣接して交互に並んで配置されていること
を特徴とする請求項１に記載のアナログデジタル変換回路。
【請求項３】
複数の前記メモリに供給する信号を、前記比較器から出力される前記比較結果信号と、前記テスト信号供給部から供給される前記第１又は第２のテスト信号と、のいずれかに切り替える選択部をさらに有することを特徴とする請求項１または２に記載のアナログデジタル変換回路。
【請求項４】
前記転送部は、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を有し、
前記メモリ検査モード時には、前記第１の転送回路は前記第１のメモリが保持したデジタル信号を転送し、前記第２の転送回路は前記第２のメモリが保持したデジタル信号を転送し、
前記出力比較部において、前記第１の転送回路が転送したデジタル信号と第１のデジタル信号とを比較し、また、前記第２の転送回路が転送したデジタル信号と前記第２のデジタル信号とを比較することで前記第１及び第２のメモリの検査を行うことを特徴とする請求項１〜３のいずれかに記載のアナログデジタル変換回路。
【請求項５】
前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第２の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項４に記載のアナログデジタル変換回路。
【請求項６】
前記転送部は、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を有し、
前記メモリ検査モードの代わりに、前記メモリ検査モードとは別の検査モードである転送部検査モードで動作し、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、さらに、前記第２の転送回路は前記第１のメモリが保持したデジタル信号と前記第２のメモリが保持したデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第１及び第２のメモリの検査を行うことを特徴とする請求項１〜３のいずれかに記載のアナログデジタル変換回路。
【請求項７】
前記転送部検査モード時に、
前記第１のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作と、前記第２のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作とを時分割で行い、
前記出力比較部において、前記第１の転送回路と前記第２の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項５又は６に記載のアナログデジタル変換回路。
【請求項８】
前記第１の転送回路にデジタル信号を転送する前記メモリと、前記第２の転送回路にデジタル信号を転送する前記メモリとが交互に並んでおり、
前記転送部検査モード時に、
前記第１の転送回路にデジタル信号を転送する前記第１のメモリと、前記第２の転送回路にデジタル信号を転送する前記第１のメモリとが互いに隣接して配置された第１の組と、
前記第１の転送回路にデジタル信号を転送する前記第２のメモリと、前記第２の転送回路にデジタル信号を転送する前記第２のメモリとが互いに隣接して配置された第２の組と、を有し、
前記第１の組と前記第２の組とが交互に並んでいることを特徴とする請求項５〜７のいずれかに記載のアナログデジタル変換回路。
【請求項９】
クロック信号を計数したカウント信号を、複数の前記メモリに共通して供給するカウンタをさらに有し、
前記検査モード時に、前記第１のメモリは前記第１のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第２のメモリは前記第２のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項１〜８のいずれかに記載のアナログデジタル変換回路。
【請求項１０】
クロック信号を複数の前記メモリに供給するクロック信号供給部をさらに有し、
複数の前記メモリの各々が前記クロック信号を計数したカウント信号を生成するカウンタを有し、
前記検査モード時に、前記第１のメモリは前記第１のテスト信号に基づいて前記カウント信号をデジタル信号として保持し、前記第２のメモリは前記第２のテスト信号に基づいて前記カウント信号をデジタル信号として保持することを特徴とする請求項１〜８のいずれかに記載のアナログデジタル変換回路。
【請求項１１】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、
テスト装置に備えられたテスト信号供給部に、前記第１の回路部に含まれる第１のメモリ及び前記第２の回路部に含まれる第２のメモリを接続するための第１の端子と、同じく前記テスト装置に備えられた出力比較部に接続するための第２の端子と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記第２の端子を介して前記出力比較部に転送する転送部とを備え、
前記アナログデジタル変換回路はメモリ検査モードで動作し、
前記メモリ検査モード時に、前記テスト信号供給部から前記第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号、及び、前記第２のメモリに第２のデジタル信号を保持させるための第２のテスト信号を、前記第１及び第２のメモリにそれぞれ供給した後、前記出力比較部において、前記第１のメモリから転送されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリから転送されたデジタル信号と前記第２のデジタル信号とを比較することによって、前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路。
【請求項１２】
さらに、第３及び第４のメモリと、前記第１及び第２のメモリから前記第３及び第４のメモリへそれぞれデジタル信号を転送するメモリ間転送部とを有し、前記第１及び第２のメモリのそれぞれが保持したデジタル信号が前記第３及び第４のメモリを介して前記転送部に転送されることを特徴とする請求項１〜１１のいずれかに記載のアナログデジタル変換回路。
【請求項１３】
請求項１〜１２のいずれかに記載のアナログデジタル変換回路と、
各々が光電変換部を含む複数の画素が複数列状に配置された画素部とを有し、
前記画素部の各列から出力されたアナログ信号が、前記アナログデジタル変換回路の各回路部の前記比較器に入力するように構成されたことを特徴とする撮像装置。
【請求項１４】
請求項１３の撮像装置と、
前記撮像装置から出力されたデジタル信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１５】
アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含み、前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路の検査方法であって、
前記検査方法はメモリ検査モードを含み、
前記メモリ検査モード時に、前記第１の回路部に含まれる第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、
前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、
によって前記第１及び第２のメモリの検査を行うことを特徴とするアナログデジタル変換回路の検査方法。
【請求項１６】
前記アナログデジタル変換回路は、複数の前記第１のメモリと、複数の前記第２のメモリとが互いに隣接して交互に並んで配置されており、更に、前記第１及び第２のメモリに保持されたデジタル信号と前記第１及び第２のデジタル信号とをそれぞれ比較する出力比較部と、前記第１及び第２のメモリのそれぞれが保持したデジタル信号を前記出力比較部に転送する転送部とを備え、
前記メモリ検査モード時に、前記転送部によって、前記出力比較部に前記第１のメモリの保持するデジタル信号と、前記第２のメモリの保持するデジタル信号とが交互に転送されることを特徴とする請求項１５に記載のアナログデジタル変換回路の検査方法。
【請求項１７】
前記アナログデジタル変換回路は、更に、前記第１及び第２のメモリに保持されたデジタル信号を前記第１及び第２のデジタル信号と比較する出力比較部と、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を含む転送部とを有し、
前記メモリ検査モード時には、前記第１の転送回路は前記第１のメモリが保持したデジタル信号を転送し、前記第２の転送回路は前記第２のメモリが保持したデジタル信号を転送し、
前記出力比較部において前記第１の転送回路が転送したデジタル信号と第１のデジタル信号とを比較し、また、前記第２の転送回路が転送したデジタル信号と前記第２のデジタル信号とを比較することで前記第１及び第２のメモリの検査を行うことを特徴とする請求項１５または１６に記載のアナログデジタル変換回路の検査方法。
【請求項１８】
前記検査方法は前記メモリ検査モードとは別の検査モードである転送部検査モードを含み、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１及び第２の転送回路のそれぞれが、前記第１のメモリから転送されたデジタル信号と、前記第２のメモリから転送されたデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部の検査を行うことを特徴とする請求項１７に記載のアナログデジタル変換回路の検査方法。
【請求項１９】
前記アナログデジタル変換回路は、更に、前記第１及び第２のメモリに保持されたデジタル信号を前記第１及び第２のデジタル信号と比較する出力比較部と、前記第１及び第２のメモリがそれぞれ保持したデジタル信号を前記出力比較部に転送する第１及び第２の転送回路を含む転送部とを有し、
前記検査方法は前記メモリ検査モードの代わりに転送部検査モードを含み、
前記転送部検査モード時には、前記テスト信号供給部が前記第１のメモリに前記第１のテスト信号を、前記第２のメモリに前記第２のテスト信号を供給した後、前記第１及び第２の転送回路のそれぞれが、前記第１のメモリから転送されたデジタル信号と、前記第２のメモリから転送されたデジタル信号とを交互に転送し、
前記出力比較部において、前記第１及び第２の転送回路のそれぞれから、前記第１及び第２のデジタル信号が交互に転送されるかを検出することで、前記転送部と前記第１及び第２のメモリの検査を行うことを特徴とする請求項１５又は１６に記載のアナログデジタル変換回路の検査方法。
【請求項２０】
前記転送部検査モード時に、
前記第１のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作と、前記第２のメモリが保持したデジタル信号を前記第１および第２の転送回路が同期して転送する動作とを時分割で行い、
前記出力比較部において、前記第１の転送回路と前記第２の転送回路とが転送するデジタル信号を互いに比較することで前記転送部の検査を行うことを特徴とする請求項１７〜１９のいずれかに記載のアナログデジタル変換回路の検査方法。
【請求項２１】
各々が光電変換部を含む複数の画素が複数列状に配置された画素部と、
前記画素部の各列から出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路とを有し、前記アナログデジタル変換回路が、前記アナログ信号と参照信号との比較結果を示す比較結果信号を出力する比較器と、前記比較結果信号に基づいてデジタル信号を保持するメモリとを含む回路部を複数有し、該複数の回路部が、それらの一部から成る第１の回路部と、該第１の回路部以外の少なくとも一部から成る第２の回路部とを含む撮像装置の検査方法であって、
前記検査方法はメモリ検査モードを含み、
前記メモリ検査モード時に、テストパターンを前記画素部で撮像することによって、前記第１の回路部に含まれる第１の比較器から第１のメモリに第１のデジタル信号を保持させるための第１のテスト信号を供給し、前記第２の回路部に含まれる第２の比較器から第２のメモリに前記第１のデジタル信号とは異なる信号値の第２のデジタル信号を保持させるための第２のテスト信号を供給する工程と、
前記第１のメモリに保持されたデジタル信号と前記第１のデジタル信号とを比較し、また、前記第２のメモリに保持されたデジタル信号と前記第２のデジタル信号とを比較する工程と、
によって前記第１及び第２のメモリの検査を行うことを特徴とする撮像装置の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−２６９３２（Ｐ２０１３−２６９３２Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１６１４２９（Ｐ２０１１−１６１４２９）
【出願日】平成２３年７月２３日（２０１１．７．２３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２３日（２０１１．７．２３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]