【課題】検査時のプロービングによる不良の疑いのあるチップの流出を確実に防止することのできるウェハ検査装置及び検査方法を提供する。
【解決手段】各チップにプローブを接触させて通電テストを制御するテスト制御手段５と、テスト制御手段５の結果からチップの良否を判定するテスト判定手段６と、各チップのアドレス情報と各チップに対するテスト判定手段６のテスト判定情報及びプローブによるコンタクト情報とを対応させて記憶する記憶手段７と、プローブがチップに接触する毎にチップのアドレス情報に対応するコンタクト情報を更新するコンタクト制御手段８と、コンタクト情報が予め設定した限界条件を超えたときはチップを不良と判定するコンタクト判定手段９とを備える。 （もっと読む）

【課題】接合部の損傷を事前に検知する。
【解決手段】電子部品は、第１部材と、第２部材と、接合部と、測定部とを備える。第１電極は、第１部材上に形成される。第２電極は、第１部材上の、第１電極が形成された領域の周囲の領域に形成される。第３電極は、第２部材に形成される。第２電極が第２部材に形成され、第３電極が第２部材の第２電極が形成された領域の周囲の領域に形成されてもよい。接合部は、第１電極と第２電極と第３電極と接合する。測定部は、第１電極および第２電極のうち少なくとも一方を含む接続経路の電気特性を測定する。 （もっと読む）

【課題】ＳｉＣ半導体装置における故障位置をＯＢＩＲＣＨ法により解析して特定できるようにした半導体装置の故障位置解析方法及び装置を提供する。
【解決手段】半導体装置の基板の裏面側から、該基板の表面側のデバイス及び回路に、レーザー光を走査しながら照射して加熱すると共に、前記デバイス及び回路に電流を流し、電流の変化によって抵抗値変化を検出して、故障位置を解析する半導体装置の故障位置解析方法において、前記半導体装置が、ＮドープＳｉＣ基板を用いた半導体装置であり、前記レーザー光として、波長６５０〜８１０ｎｍのレーザー光を用いる。 （もっと読む）

【課題】 多様な方式でスキャンテスト経路を形成することができる半導体装置を提供する。
【解決手段】第１チップおよび第２チップを電気的に連結する第１貫通ビアおよび第２貫通ビアと、前記第１チップに配置され、テストデータを受信するとともに前記第１貫通ビアと接続される第１回路部と、前記第１チップに配置され、前記第２貫通ビアおよび前記第１回路部と接続される第２回路部と、前記第２チップに配置され、前記第１貫通ビアと接続される第３回路部と、を含み、前記第１回路部は第１制御信号に応答して前記第１貫通ビアおよび前記第２回路部のうちいずれか一つに前記第１回路の出力信号を出力する。 （もっと読む）

【課題】多数の信号用ＴＳＶを有する半導体チップを積層した半導体装置では、個々の信号用ＴＳＶを導通試験するのに、膨大な工数がかかっていた。
【解決手段】信号用ＴＳＶを直接導通試験するのではなく、信号用ＴＳＶに隣接した位置にダミーバンプを配列すると共に、複数の半導体チップ間のダミーバンプを一筆書きで描けるような導通経路で、各半導体チップのダミーバンプを接続する。
導通経路の導通試験により、積層された２つの半導体チップの接合面における接合不良を測定、検出できる。 （もっと読む）

【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。
【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。 （もっと読む）

【課題】検査効率を向上させる。
【解決手段】導体パターンを有する基板に電子部品が搭載された回路基板１００における複数の接触点に対してプロービングされたプローブ２１を介して入出力する電気信号Ｓに基づいて電子部品の良否を判定する検査処理を実行すると共に、検査処理において電子部品が不良と判定したときにはプロービングの再実行後に検査処理を再実行する制御部１８を備え、制御部１８は、検査処理を再実行する際に、直前の検査処理において不良と判定したときの不良の内容が予め決められた特定の内容に該当する電子部品だけを対象として電子部品の良否を判定する。 （もっと読む）

【課題】絶縁板の主面または内部に実装された電子部品の接続検査を簡明化すること。
【解決手段】第１の電子部品が有する第１の電源端子に接続がされるための第１のランドパターンと、第２の電子部品が有する第２の電源端子に接続がされるための第２のランドパターンと、第１の電源端子を除くいずれかの端子に接続がされるための第３のランドパターンを含み、かつ第２の電源端子を除くいずれかの端子に接続がされるための第４のランドパターンを含み、かつ第３のランドパターンと第４のランドパターンとを電気的に接続するように絶縁板に設けられた配線部と、第１のランドパターンに電気的に接続して設けられた、少なくとも一部が主面上に存在する第１の電源リード部と、第２のランドパターンに電気的に接続して設けられた、少なくとも一部が前記主面上に存在し、かつ、第１の電源リード部とは電気的に分離して存在する第２の電源リード部とを具備する。 （もっと読む）

【課題】レーザパルス光の照射に応じて半導体デバイスにて発生する電磁波パルスの強度を非接触状態で向上させる技術を提供すること。
【解決手段】半導体デバイスを検査する半導体検査装置１００である。半導体検査装置１００は、半導体デバイスが形成されている基板１に対してレーザパルス光２を出射するレーザパルス光源１４と、レーザパルス光２が照射される照射位置１０に対して逆方向バイアスをかけるための逆バイアス用電磁波パルス４を照射する電磁波パルス照射部１８と、
レーザパルス光２の照射に応じて照射位置１０から放射される電磁波パルス３を検出する検出部１７とを備えている。 （もっと読む）

【課題】本発明は、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供する。
【解決手段】本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置１０である。半導体検査装置１０は、ステージ２と、プローブ４と、テスタ部８と、光検出部５と、発光解析部６と、主制御部７と、異常判定部９とを備えている。光検出部５は、光学的なスクリーニングを行なうために、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。 （もっと読む）

【課題】高周波回路チップ上の回路と、モジュールを構成する配線基板上の回路についてその相対位置を検出することによって、容易に実装状態が測定できる高周波モジュールおよび高周波モジュールの測定方法を提供する。
【解決手段】入出力端子６を備えた高周波回路チップ１と、高周波回路チップ１の入出力端子６を、バンプ５を介してフリップチップ接続する接続用パッド７を含む配線部を備えた配線基板２とを備えた高周波モジュールであって、入出力端子の２端子間に接続された、スパイラルインダクタ３ｓと、スパイラルインダクタ３ｓに対向する位置に配設され、接地電位に接続された検出用導体４ｄとを備え、接続用パッド間のインダクタンスを測定することによって、スパイラルインダクタ３ｓと検出用導体４ｄとの距離の変化に起因する入出力端子６と接続用パッド７間の距離の変化を測定可能に構成される。 （もっと読む）

【課題】不良電流パスの選別に要する時間を短縮する。
【解決手段】半導体装置は、それぞれ少なくとも１つの貫通電極を含み、インターフェイスチップ内に第１のノードｎ１を有する複数の電流パス１０１_Ｘと、互いに異なる複数の電圧値からなる比較電圧ＤＡＣＯＵＴを生成する比較電圧生成部１０２と、複数の電流パス１０１_Ｘそれぞれの第１のノードｎ１の電圧ＴＳＶＣ_Ｘと、比較電圧ＤＡＣＯＵＴの上記複数の電圧値それぞれとを比較し、比較の結果を示す比較結果信号ＣＭＰ_Ｘを電流パス１０１_Ｘごとに出力する比較部１０３と、比較結果信号ＣＭＰ_Ｘに応じて、複数の電流パス１０１_Ｘのそれぞれが高抵抗化しているか否かを示す結果信号ＲＥＳＬＴ_Ｘを生成する結果信号生成部１０４とを備える。 （もっと読む）

【課題】測定経路端を接地して電気長を測定する場合に、経路に断線があっても測定結果を得られるようにする。
【解決手段】測定経路端を接地して電気長を測定する半導体試験装置であって、測定経路に測定信号を出力する信号発生手段と、測定経路から分岐して入力される入力信号と、任意の閾値電圧とを比較する比較手段と、信号発生手段に測定信号を出力させ、比較手段の入力信号が第１閾値電圧以上となってから第２閾値電圧以下となるまでの時間を計測し、所定時間内に計測された場合には、計測された時間に基づいて測定経路の電気長を算出し、所定時間内に計測されなかった場合には、比較手段の入力信号が第１閾値電圧以上となってから、第１閾値電圧よりも高い第３閾値電圧以上となるまでの時間を計測して、測定経路の異常箇所までの電気長を算出する電気長測定制御手段とを備える。 （もっと読む）

【課題】複数のメモリ間でのショート故障の有無を検査できる構成を有するＡＤＣおよびその検査方法、ＡＤＣを有する撮像装置、撮像装置を有する撮像システムを提供する。
【解決手段】複数のメモリと複数の比較器とを含んで構成される回路部を複数有し、アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、複数の回路部の一部に含まれるメモリと複数の回路部の別の一部に含まれるメモリとで異なるデジタル信号を保持するようにテスト信号を供給するテスト信号供給部と、出力比較部と、転送部を有することを特徴とするアナログデジタル変換回路である。 （もっと読む）

【課題】コンタクトチェックに要する時間を短縮する。
【解決手段】処理部１０は、検査対象体２１〜２５の電極２１ａ，・・，２５ａとこれに接触させられている端子対３１，・・，３９との間の接触状態を検査する際に、電圧検出用ライン４ａ，４ｂを電圧検出部６から切り離す共に電流供給用ライン３ａ，３ｂに電圧検出部６を接続し、電圧検出用ライン４ａ，４ｂおよび中継ライン７を介して端子対３１，・・，３９を直列接続し、端子対３１，・・，３９の一端に配置されている電流供給端子Ｈｃを電流供給用ライン３ａに、他端に配置されている電圧検出端子Ｈｐを電流供給用ライン３ｂに接続させ、直列接続された各端子対３１，・・，３９に検査電流Ｉを供給したときの電流供給用ライン３ａ，３ｂ間の測定電圧と検査電流Ｉとに基づいて、直列接続された端子対３１，・・，３９と対応する電極２１ａ，・・，２５ａとの間の接触状態を検査する。 （もっと読む）

【課題】製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出する。
【解決手段】集積回路に、同一の電位が与えられる２以上の比較電圧用パッドと、比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、比較判別回路において、少なくとも２つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させる。 （もっと読む）

【課題】ウエハの電気特性検査時にプローブ針の先端に付着する異物に起因する検査精度の低下を抑制する。
【解決手段】ウエハの電気特性検査工程で使用するプローブカード１５Ａは、配線基板３０と、配線基板３０に取り付けられた金属製のプローブ針固定部３１と、プローブ針固定部３１に接合された複数のプローブ針３３とを有している。プローブ針固定部３１には、冷却管２４が挿通されており、この冷却管２４内を流れる冷却液Ｃによって、プローブ針固定部３１に接合されたプローブ針３３が冷却されるようになっている。 （もっと読む）

【課題】電源端子または接地端子の接続不良を容易に検出する。
【解決手段】半導体装置の電源端子ＴＣと第１の入出力端子Ｔ１との間には、電源端子ＴＣがカソード側となり、第１の入出力端子Ｔ１がアノード側となるようにダイオードＤ１１が設けられる。判定部１０Ａは、電源電圧Ｖｃｃに等しいハイレベルの信号が第１の入出力端子Ｔ１に入力されたとき、電源端子ＴＣの電圧が第１の入出力端子Ｔ１の電圧よりも低いか否かを判定する。 （もっと読む）

【課題】ウェハ上の単一チップに形成された貫通ビアの不良の可否をテストすることができ、またパッケージングされた半導体集積回路に形成された貫通ビアの不良の可否をテストすることができる半導体集積回路のテスト回路及び方法を提供する。
【解決手段】半導体集積回路のテスト回路１は貫通ビア１００、電圧駆動部２００及び判定部３００を含む。前記貫通ビア１００は入力電圧Ｖ１を受信する。前記電圧駆動部２００は前記貫通ビア１００と連結されて前記入力電圧Ｖ１を受信し、テスト制御信号ＥＮ＿Ｐ，ＥＮ＿Ｎに応答して前記入力電圧Ｖ１のレベルを変化させてテスト電圧ＶＴを生成する。前記判定部３００は前記入力電圧Ｖ１及び前記テスト電圧ＶＴを比較して結果信号を出力する。 （もっと読む）