半導体検査装置、および半導体検査方法
【課題】本発明は、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供する。
【解決手段】本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置１０である。半導体検査装置１０は、ステージ２と、プローブ４と、テスタ部８と、光検出部５と、発光解析部６と、主制御部７と、異常判定部９とを備えている。光検出部５は、光学的なスクリーニングを行なうために、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。
【解決手段】本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置１０である。半導体検査装置１０は、ステージ２と、プローブ４と、テスタ部８と、光検出部５と、発光解析部６と、主制御部７と、異常判定部９とを備えている。光検出部５は、光学的なスクリーニングを行なうために、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査装置、および半導体検査方法に関し、特に、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置および半導体検査方法に関する。
【背景技術】
【０００２】
１枚の半導体基板に対して複数のプロセスを行なうことで、複数の半導体チップを形成することができる。形成した半導体チップには、一般的に、正常に動作しない不良品がある割合で含まれる。これらの不良品を市場に流出するのを防止するために、形成した複数の半導体チップに対して、良品か不良品かを選別するスクリーニングが行なわれていた。特に、従来から、半導体チップに対して、電気的なスクリーニングが行なわれていた。
【０００３】
また、半導体チップの不具合（故障）を解析する方法として、電気的な解析方法以外に、特許文献１，２に開示してあるように半導体チップからの発光を解析することで、不具合の箇所を特定する方法が開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２３７５０６号公報
【特許文献２】特開２００１−３５８１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、半導体チップに形成される回路パターンは、微細加工技術などの発展に伴い、集積度が増し、大規模化している。そのため、半導体チップの回路パターンの不具合すべてを、電気的なスクリーニングで検出することができず、当該スクリーニングで検出することができる回路パターンの不具合の割合（カバレッジ）は低下している。また、大規模な回路パターンに対して電気的なスクリーニングを行なうには、回路パターンに印加するテストパターンも長く複雑なパターンにする必要があり、当該テストパターンを作成するための時間とコストが増加する。
【０００６】
それゆえに、本発明は、上記問題点を解決するためになされたものであり、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置である。半導体検査装置は、ステージと、プローブと、テスタ部と、光検出部と、発光解析部と、制御部と、異常判定部とを備えている。ステージは、半導体基板を保持する。プローブは、ステージに保持した半導体基板の一方の面に形成した回路パターンに、電気的に接触させる。テスタ部は、プローブを介して、電気的なスクリーニングを行なうためのテストパターンを回路パターンに印加し、印加した前記テストパターンに基づく回路パターンからの出力信号を検出する。光検出部は、光学的なスクリーニングを行なうために、プローブを介して、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。発光解析部は、光検出部で検出した発光を解析する。制御部は、電気的なスクリーニングおよび光学的なスクリーニングを行なうために、ステージ、テスタ部および発光解析部を制御する。異常判定部は、テスタ部で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。
【発明の効果】
【０００８】
本発明に係る半導体装置は、半導体チップの回路パターンに対して、電気的なスクリーニングおよび光学的なスクリーニングを行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体検査装置の構成を示す概略図である。
【図２】本発明の実施の形態１に係る半導体検査装置の構成を示すブロック図である。
【図３】発光テストの詳しい原理を説明するための概略図である。
【図４】スクリーニングで検出することができる回路パターンの不具合の範囲を模式的に示したベン図である。
【図５】本発明の実施の形態１に係る半導体検査装置のスクリーニング方法を説明するためのフローチャートである。
【図６】本発明の実施の形態１に係る半導体検査装置の別のスクリーニング方法を説明するためのフローチャートである。
【図７】本発明の実施の形態１に係る半導体検査装置の異常判定部が電気テストについて判定する方法を説明するためのフローチャートである。
【図８】本発明の実施の形態１に係る半導体検査装置が発光テストを行なう方法を説明するためのフローチャートである。
【図９】本発明の実施の形態１に係る半導体検査装置の異常判定部が電気テストを実施する前に発光テストについて判定する方法を説明するためのフローチャートである。
【図１０】本発明の実施の形態１に係る半導体検査装置の異常判定部が発光テストについて判定する方法を説明するためのフローチャートである。
【図１１】光検出部で検出した対象チップの発光パターンの画像データを模式的に示した図である。
【図１２】３つの画像データを比較することを模式的に示した図である。
【図１３】第１の対象チップの画像データと、第２の対象チップの画像データとを比較した差を模式的に示した図である。
【図１４】第２の対象チップの画像データと、第３の対象チップの画像データとを比較した差を模式的に示した図である。
【図１５】画像データからヒストグラムを作成する処理を模式的に示した図である。
【図１６】本発明の実施の形態２に係る半導体検査装置の構成を示す概略図である。
【図１７】本発明の実施の形態３に係る半導体検査装置の構成を示す概略図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体検査装置の構成を示す概略図である。図１に示す半導体検査装置１０は、たとえばＬＳＩ（Large Scale Integration）などの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１０は、大きく分けて、測定を行なう測定部１０ａと、測定部１０ａの制御、および測定した結果の解析を行なう解析部１０ｂとを含んでいる。
【００１１】
測定部１０ａは、ウェハ（半導体基板）１を保持するステージ２、プローブガード３、プローブ４、光検出部５を含んでいる。ステージ２は、ウェハ１を載置し、固定するとともに、ウェハ１の図中下面側からウェハ１に形成した複数のチップからの発光を検出することができるように、石英ガラス２１を設けてある。プローブガード３が、プローブ４を支持するとともに、解析部１０ｂに接続され、プローブ４からチップに印加するテストパターンや、チップから検出した出力信号の入出力を行なう。
【００１２】
プローブ４は、ステージ２に保持したウェハ１図中上面に形成した回路パターンと電気的に接触し、チップの回路パターンへテストパターンを印加し、チップからの出力信号の検出を行なう。光検出部５は、後述する発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ１の図中下面側から検出する。光検出部５は、ＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像素子を用いる。そのため、光検出部５は、チップの回路パターンのどの位置で発光が生じているかの位置情報も含めて検出することができる。
【００１３】
解析部１０ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１０ａの制御および測定部１０ａで検出した結果の解析を行なうことができる。
【００１４】
図２は、本発明の実施の形態１に係る半導体検査装置の構成を示すブロック図である。図２に示す半導体検査装置１０は、測定部１０ａと、解析部１０ｂとを含んでいる。測定部１０ａは、ステージ２、プローブガード３、プローブ４、光検出部５を含んでいる。解析部１０ｂは、発光解析部６、主制御部７、テスタ部８、異常判定部９を含んでいる。
【００１５】
発光解析部６は、光検出部５で検出した発光の解析を行なう。たとえば、発光解析部６は、光検出部５で検出した発光パターンの画像を二値（白黒）の画像に変換する処理や、発光パターンの画像に含まれる複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。
【００１６】
主制御部７は、スクリーニングを行なうために、ステージ２、テスタ部８および発光解析部を制御する。ここで、半導体検査装置１０が行なうスクリーニングには、電気的なスクリーニングと、光学的なスクリーニングとが含まれている。電気的なスクリーニング（以下、電気テストとも言う）は、ＤＣテスト、ＡＣテスト、および機能テストの３つのテストを含み、プローブ４で印加したテストパターンによってチップの回路パターンに生じる電気的な変化を出力信号として検出して良品か不良品かを選別する処理である。
【００１７】
ＤＣテストは、電圧値、電流値などのＤＣ（直流）項目について行なうテストである。ＡＣテストは、信号伝搬の遅延時間などのＡＣ（交流）項目について行なうテストである。機能テストは、チップに形成した論理回路が正しく動作することを確認するためのテストである。半導体検査装置１０は、これらの電気テストを行なうことで、チップの回路パターンに断線、短絡、高抵抗の不具合が存在することを判断することができ、チップを異常（不良品）と判定することができる。
【００１８】
光学的なスクリーニング（以下、発光テストとも言う）は、チップの回路パターンに電気信号を印加したときに、当該回路パターンの断線、短絡、高抵抗の不良箇所で生じる発光を検出することで、良品か不良品かを選別する処理である。発光テストの詳しい原理については、後段で詳しく説明する。
【００１９】
テスタ部８は、プローブ４を介して、電気テストを行なうためのテストパターンを回路パターンに印加し、印加したテストパターンに基づく回路パターンからの出力信号を検出する。また、テスタ部８は、検出した出力信号を異常判定部９に出力する。さらに、テスタ部８は、プローブ４を介して、発光テストを行なうための電気信号を回路パターンに印加する。
【００２０】
異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断して、チップの異常を判定する。具体的に、異常判定部９は、たとえばＤＣテストの場合、出力信号の電圧値が所定の閾値電圧以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。また、異常判定部９は、たとえばＡＣテストの場合、テストパターンで入力した信号に対する出力信号の遅延時間が所定の閾値時間以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。さらに、異常判定部９は、たとえば機能テストの場合、テストパターンで入力した信号に基づく論理演算の結果と出力信号の論理結果とが一致しているか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。
【００２１】
また、異常判定部９は、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、チップの異常を判定する。発光解析部６で解析した発光に基づく、チップの異常判定については、後段で詳しく説明する。
【００２２】
次に、発光テストの詳しい原理について説明する。図３は、発光テストの詳しい原理を説明するための概略図である。図３（ａ）は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いたインバータ回路の入力信号線が断線した場合の発光を説明するための概略図である。図３（ａ）に示すように、インバータ回路の入力信号線に断線が存在する場合、インバータ回路の入力信号線がフローティング状態となり、電源と接地との間に貫通電流が流れ、インバータ回路（より具体的にはＮＭＯＳ）に発光が生じる。
【００２３】
図３（ｂ）は、ＣＭＯＳを用いたインバータ回路の出力信号線が短絡した場合の発光を説明するための概略図である。図３（ｂ）に示すように、インバータ回路の出力信号線に短絡が存在する場合、インバータ回路の入力信号線にＨレベルの信号を入力すると、インバータ回路のＮＭＯＳがオン状態となり、出力信号線の短絡部分を介してＮＭＯＳに貫通電流が流れ、ＮＭＯＳに発光が生じる。
【００２４】
図３（ｃ）は、ＣＭＯＳを用いたインバータ回路の入力信号線が高抵抗である場合の発光を説明するための概略図である。図３（ｃ）に示すように、インバータ回路の入力信号線が高抵抗である場合、インバータ回路の入力信号線に矩形波（電圧が繰返し変化する信号）信号を入力すると、入力信号線が高抵抗であるためインバータ回路に入力する矩形波信号がなまる。そのため、ＣＭＯＳの入力電圧が中間電位となる時間が長くなり、電源と接地との間に貫通電流が流れ、インバータ回路（より具体的にはＮＭＯＳ）に発光が生じる。
【００２５】
半導体検査装置１０は、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所を含み、上述した原理が成立する箇所がある場合、当該箇所で生じる発光を光検出部５で検出することで、回路パターンの不具合を検出することができる。
【００２６】
しかし、電気テストでは、たとえば、１０億個のインバータ回路で構成した回路パターンのチップにおいて、１個のインバータ回路に不具合が生じても、測定のバラツキなのか、不良品なのかを区別することはできない。具体的に、正常な１個のインバータ回路からリークする電流量が１ｐＡの場合、チップ全体では１ｐＡ×１０億個＝１ｍＡがスタンバイ電流として検出されることになる。異常な１個のインバータ回路からリークする電流量が、正常な１個のインバータ回路からリークする電流量の百万倍の１μＡであっても、チップ全体から測定できる電流量の変化はスタンバイ電流の千分の一程度であるため、測定のバラツキなのか、不良品なのかを区別することはできない。
【００２７】
半導体検査装置１０では、光検出部５を用いて、断線、短絡、高抵抗の不具合の箇所からの発光を直接検出するので、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所が含まれているか否かを確実に検出することができる。
【００２８】
図４は、スクリーニングで検出することができる回路パターンの不具合の範囲を模式的に示したベン図である。図４に示す（Ｉ）の範囲が、電気テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。（ＩＩ）の範囲が、発光テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。（ＩＩＩ）の範囲が、電気テストでも、発光テストでも検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。
【００２９】
半導体検査装置１０は、図４に示すように、光検出部５を用いて発光テストを行なうことで、（ＩＩ）の範囲にある回路パターンの断線、短絡、高抵抗の不具合を検出することが可能となり、（ＩＩ）の範囲だけスクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。なお、図４に示す（ＩＶ）の範囲は、電気テストと、発光テストとを用いても検出することができない回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。
【００３０】
次に、半導体検査装置１０で、チップの回路パターンをスクリーニングする場合の方法について説明する。図５は、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法を説明するためのフローチャートである。まず、図５に示すステップＳ５０１で、半導体検査装置１０が、電気テストのＤＣテストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、ＤＣテストで回路パターンに印加するテストパターンにより、図３（ａ）で示した断線した箇所，または図３（ｂ）で示した短絡した箇所からの発光を発光テストとして検出する。
【００３１】
さらに、ステップＳ５０２で、半導体検査装置１０が、電気テストの機能テストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、機能テストで回路パターンに印加するテストパターン（特に矩形波）により、図３（ｃ）で示した高抵抗の箇所からの発光を発光テストとして検出する。
【００３２】
また、ステップＳ５０３で、半導体検査装置１０が、電気テストのＡＣテストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、ＡＣテストで回路パターンに印加するテストパターン（特に交流波）により、図３（ｃ）で示した高抵抗の箇所からの発光を発光テストとして検出する。
【００３３】
また、図５に示したフローチャートは一例であり、ステップＳ５０１、Ｓ５０２、Ｓ５０３の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。
【００３４】
図５に示すように、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法では、電気テストで回路パターンに印加するテストパターンを利用して発光テストを行なうので、発光テストを行なうためのテストパターンを別途作成する必要がない。また、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法では、電気テストと、発光テストとを平行して行なうことができるので、スクリーニングを行なうためのタスク時間を短縮することができる。なお、発光テストで回路パターンに印加する電気信号を含むように、電気テストで回路パターンに印加するテストパターンを作成してもよい。
【００３５】
本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法は、図５に示すように電気テストと、発光テストとを平行して行なう場合に限定されるものではなく、電気テストと、発光テストとを別々に行なってもよい。図６は、本発明の実施の形態１に係る半導体検査装置１０の別のスクリーニング方法を説明するためのフローチャートである。
【００３６】
まず、図６に示すステップＳ６０１で、半導体検査装置１０が、電気テストのＤＣテストを行なう。さらに、ステップＳ６０２で、半導体検査装置１０が、電気テストの機能テストを行なう。また、ステップＳ６０３で、半導体検査装置１０が、電気テストのＡＣテストを行なう。最後に、ステップＳ６０４で、半導体検査装置１０が、発光テストを行なう。ステップＳ６０４の発光テストでは、図３（ａ）で示した断線した箇所，または図３（ｂ）で示した短絡した箇所から発光するように電気信号（電圧値が一定の信号）を回路パターンに印加する。また、ステップＳ６０４の発光テストでは、図３（ｃ）で示した高抵抗の箇所から発光するように矩形波の電気信号を回路パターンに印加する。
【００３７】
図６に示すように、本発明の実施の形態１に係る半導体検査装置１０の別のスクリーニング方法では、電気テストと、発光テストとを別々に行なうので、発光テストに最適な電気信号を回路パターンに印加することが可能となり、より精度よく回路パターンの断線、短絡、高抵抗の不具合を検出することができる。なお、発光テストは、電気テストを行なった全てのチップに対して行なっても、電気テストを合格したチップに対して行なってもよい。
【００３８】
また、図６に示したフローチャートは一例であり、ステップＳ６０１、Ｓ６０２、Ｓ６０３、Ｓ６０４の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。
【００３９】
次に、図６に示したスクリーニング方法において、異常判定部９が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図７は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が電気テストについて判定する方法を説明するためのフローチャートである。図７に示すスクリーニング方法では、電気テストを合格したチップに対して発光テストを行なう場合について説明する。
【００４０】
まず、図７に示すステップＳ７０１で、ｎ個のチップが形成され基板がｍ枚ある場合に、異常判定部９が、第１番目の基板の電気テストの結果をテスタ部８の記憶部（図示せず）から読出す。さらに、ステップＳ７０２で、異常判定部９は、読出した結果から、第１番目のチップの電気テストの結果を取出す。
【００４１】
次に、ステップＳ７０３で、異常判定部９は、取出した電気テストの結果とＤＣテストの判定基準とを比較し、ＤＣテストに合格であるか否かを判定する。異常判定部９は、ＤＣテストに合格であると判断した場合（ステップＳ７０３：ＹＥＳ）、機能テストに合格であるか否かを判定する（ステップＳ７０４）。異常判定部９は、ＤＣテストに合格でないと判断した場合（ステップＳ７０３：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４２】
異常判定部９は、機能テストに合格であると判断した場合（ステップＳ７０４：ＹＥＳ）、ＡＣテストに合格であるか否かを判定する（ステップＳ７０５）。異常判定部９は、機能テストに合格でないと判断した場合（ステップＳ７０４：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４３】
異常判定部９は、ＡＣテストに合格であると判断した場合（ステップＳ７０５：ＹＥＳ）、当該チップを発光テストの対象チップに登録する（ステップＳ７０６）。異常判定部９は、ＡＣテストに合格でないと判断した場合（ステップＳ７０５：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４４】
なお、図７に示したフローチャートは一例であり、ステップＳ７０３、Ｓ７０４、Ｓ７０５の順序を入替えて実施してもよい。発光テストは、ＤＣテスト、機能テスト、ＡＣテストの全てのテストを合格したチップに対してのみ実施するため、ステップＳ７０３、Ｓ７０４、Ｓ７０５の順序は順不同である。
【００４５】
異常判定部９は、ステップＳ７０６で電気テストを合格したチップを発光テストの対象チップに登録した後、取出した電気テストの結果を消去する（ステップＳ７０７）。次に、異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果であるか否かを判断する（ステップＳ７０８）。異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果でないと判断した場合（ステップＳ７０８：ＮＯ）、次番目のチップの電気テストの結果を取出す（ステップＳ７１０）。
【００４６】
異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果であると判断した場合（ステップＳ７０８：ＹＥＳ）、テスタ部８の記憶部から読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果であるか否かを判断する（ステップＳ７０９）。異常判定部９は、読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果でないと判断した場合（ステップＳ７０９：ＮＯ）、次番目の基板の電気テストの結果を読出す（ステップＳ７１１）。異常判定部９は、読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果であると判断した場合（ステップＳ７０９：ＹＥＳ）、処理を終了する。
【００４７】
次に、異常判定部９が電気テストを合格したと判断したチップに対して、半導体検査装置１０が、発光テストを行なう場合の処理手順を説明する。図８は、本発明の実施の形態１に係る半導体検査装置１０が発光テストを行なう方法を説明するためのフローチャートである。
【００４８】
まず、半導体検査装置１０は、図７に示すステップＳ７０６で登録した発光テストの対象チップのうち、最初に登録した基板（対象基板）をステージ２にセットする（ステップＳ８０１）。対象基板をステージ２にセットした後、半導体検査装置１０は、当該対象基板のうち、最初に登録したチップ（対象チップ）に光検出部５をアライメントする（ステップＳ８０２）。
【００４９】
半導体検査装置１０は、プローブ４を介して対象チップに電気信号を印加する（ステップＳ８０３）。光検出部５は、電気信号を印加することによって生じた回路パターンから発光を取得する（ステップＳ８０４）。
【００５０】
次に、半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップであるか否かを判断する（ステップＳ８０５）。半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップでないと判断した場合（ステップＳ８０５：ＮＯ）、次の対象チップに光検出部５をアライメントする（ステップＳ８０７）。
【００５１】
半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップであると判断した場合（ステップＳ８０５：ＹＥＳ）、ステージ２にセットした対象基板が最後に登録した対象基板であるか否かを判断する（ステップＳ８０６）。半導体検査装置１０は、ステージ２にセットした対象基板が最後に登録した対象基板でないと判断した場合（ステップＳ８０６：ＮＯ）、次の対象基板をステージ２にセットする（ステップＳ８０８）。半導体検査装置１０は、ステージ２にセットした対象基板が最後に登録した対象基板であると判断した場合（ステップＳ８０６：ＹＥＳ）、処理を終了する。
【００５２】
なお、図７および図８に示したフローチャートでは、電気テストを実施した後に発光テストを実施する例を示したが、電気テストを実施する前に発光テストを実施してもよい。具体的に、図９は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が電気テストを実施する前に発光テストについて判定する方法を説明するためのフローチャートである。
【００５３】
まず、図９に示すステップＳ８１１で、ｎ個のチップが形成され基板がｍ枚ある場合に、異常判定部９が、第１番目の基板の発光テストの結果を発光解析部６の記憶部（図示せず）から読出す。さらに、ステップＳ８１２で、異常判定部９は、読出した結果から、第１番目のチップの発光テストの結果を取出す。
【００５４】
次に、ステップＳ８１３で、異常判定部９は、取出した発光テストの結果と発光テストの判定基準とを比較し、発光テストに合格であるか否かを判定する。異常判定部９は、発光テストに合格であると判断した場合（ステップＳ８１３：ＹＥＳ）、当該チップを電気テストの対象チップに登録する（ステップＳ８１４）。異常判定部９は、発光テストに合格でないと判断した場合（ステップＳ８１３：ＮＯ）、処理を後述するステップＳ８１５に進める。
【００５５】
異常判定部９は、ステップＳ８１４で発光テストを合格したチップを電気テストの対象チップに登録した後、取出した発光テストの結果を消去する（ステップＳ８１５）。次に、異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果であるか否かを判断する（ステップＳ８１６）。異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果でないと判断した場合（ステップＳ８１６：ＮＯ）、次番目のチップの発光テストの結果を取出す（ステップＳ８１８）。
【００５６】
異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果であると判断した場合（ステップＳ８１６：ＹＥＳ）、発光解析部６の記憶部から読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果であるか否かを判断する（ステップＳ８１７）。異常判定部９は、読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果でないと判断した場合（ステップＳ８１７：ＮＯ）、次番目の基板の発光テストの結果を読出す（ステップＳ８１９）。異常判定部９は、読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果であると判断した場合（ステップＳ８１７：ＹＥＳ）、処理を終了する。
【００５７】
次に、図８に示した発光テストにおいて、異常判定部９が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図１０は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が発光テストについて判定する方法を説明するためのフローチャートである。
【００５８】
まず、図１０に示すステップＳ９０１で、異常判定部９が、最初に登録した対象基板の発光テストの結果を発光解析部６の記憶部（図示せず）から読出す。さらに、ステップＳ９０２で、異常判定部９は、最初に登録した対象基板のうち、最初に登録した対象チップの発光テストの結果を、読出した結果から取出す。
【００５９】
ここで、発光解析部６は、光検出部５で検出した対象チップの面内における発光の位置を発光パターンとして解析する。具体的に、図１１は、光検出部５で検出した対象チップの発光パターンの画像データを模式的に示した図である。図１１（ａ）は、第１の対象チップから得られた発光パターンの画像データ１００を示している。画像データ１００には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１００に対して二値化の処理を行ない画像データ１０１として記憶部に記憶してある。なお、画像データ１００の発光点ｐは、二値化の処理後、画像データ１０１で発光点ｑとして表される。
【００６０】
同様に、図１１（ｂ）は、第２の対象チップから得られた発光パターンの画像データ１１０を示している。画像データ１１０には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１１０に対して二値化の処理を行ない画像データ１１１として記憶部に記憶してある。なお、画像データ１１０の発光点ｐは、二値化の処理後、画像データ１１１で発光点ｑとして表される。
【００６１】
また、図１１（ｃ）は、第３の対象チップから得られた発光パターンの画像データ１２０を示している。画像データ１２０には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１２０に対して二値化の処理を行ない画像データ１２１として記憶部に記憶してある。なお、画像データ１２０の発光点ｐは、二値化の処理後、画像データ１２１で発光点ｑとして表される。
【００６２】
図１０に戻って、ステップＳ９０２で、異常判定部９は、図１１（ａ）に示す第１の対象チップから得られた発光パターンの画像データ１０１を取出したものとする。次に、
異常判定部９は、読出した結果から、任意の２つの対象チップ発光テストの結果を取出す（ステップＳ９０３）。具体的に、異常判定部９は、図１１（ｂ）に示す第２の対象チップから得られた発光パターンの画像データ１１１と、図１１（ｃ）に示す第３の対象チップから得られた発光パターンの画像データ１２１とを、読出した結果から取出す。
【００６３】
異常判定部９は、取出した３つの発光テストの結果の各差を求める（ステップＳ９０４）。具体的に、異常判定部９は、画像データ１０１、画像データ１１１、および画像データ１２１の各差を求める。図１２は、３つの画像データを比較することを模式的に示した図である。異常判定部９は、画像データ１０１と、画像データ１１１とを比較した差、画像データ１１１と、画像データ１２１とを比較した差、画像データ１０１と、画像データ１２１とを比較した差をそれぞれ求めることになる。
【００６４】
まず、図１３は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較した差を模式的に示した図である。図１３（ａ）は画像データ１０１を、図１３（ｂ）は画像データ１１１をそれぞれ示している。図１３（ｃ）は、画像データ１０１から画像データ１１１を差引いた画像データ１０２であり、差の発光点ｒが図示してある。
【００６５】
図１４は、第２の対象チップの画像データ１１１と、第３の対象チップの画像データ１２１とを比較した差を模式的に示した図である。図１４（ａ）は画像データ１１１を、図１４（ｂ）は画像データ１２１をそれぞれ示している。図１４（ｃ）は、画像データ１１１から画像データ１２１を差引いた画像データ１０３であり、両画像の発光パターンに差がないため、差の発光点ｒが存在しない。
【００６６】
なお、第１の対象チップの画像データ１０１と、第３の対象チップの画像データ１２１とを比較した差は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較した差と同じになる。そのため、第１の対象チップの画像データ１０１と、第３の対象チップの画像データ１２１とを比較した差を模式的に示した図は、図１３（ｂ）の画像データ１１１を画像データ１２１に置換えた場合の図面と同じになるため省略する。
【００６７】
図１０に戻って、ステップＳ９０５で、異常判定部９は、対象チップの異常判定を行なう。具体的に、異常判定部９は、複数の対象チップの発光パターン（画像データ１０１，１１１，１２１）のうち、発光の位置が一致する発光パターンの数が多い発光パターン（画像データ１１１，１２１）を判定基準パターンとして、回路パターンの不具合を判断して、チップの異常を判定する。つまり、異常判定部９は、画像データ１１１または画像データ１２１の発光パターンを判定基準パターンとして、第１の対象チップの回路パターンの不具合を判断して、第１の対象チップの異常を判定する。
【００６８】
異常判定部９は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較することで、画像データ１０２のように差の発光点ｒが存在することを検出する。そして、異常判定部９は、当該発光点ｒに対応する回路パターンの位置に、断線、短絡、高抵抗の不具合が存在すると判断して、第１の対象チップに異常があると判定する。
【００６９】
異常判定部９は、ステップＳ９０５で対象チップの異常を判定した後、取出した発光テストの結果を消去する（ステップＳ９０６）。次に、異常判定部９は、異常を判定した対象チップが、最後に登録した対象チップであるか否かを判断する（ステップＳ９０７）。異常判定部９は、異常を判定した対象チップが、最後に登録した対象チップでないと判断した場合（ステップＳ９０７：ＮＯ）、読出した結果から、次の対象チップの発光テストの結果を取出す（ステップＳ９０９）。
【００７０】
異常判定部９は、異常を判定したチップが、最後に登録した対象チップであると判断した場合（ステップＳ９０７：ＹＥＳ）、最後に登録した対象基板であるか否かを判断する（ステップＳ９０８）。異常判定部９は、最後に登録した対象基板でないと判断した場合（ステップＳ９０８：ＮＯ）、読出した結果から、次の対象基板の発光テストの結果を読出す（ステップＳ９１０）。異常判定部９は、最後に登録した対象基板であると判断した場合（ステップＳ９０８：ＹＥＳ）、処理を終了する。
【００７１】
以上のように、本発明の実施の形態１に係る半導体検査装置１０は、チップの回路パターンに対して、電気テスト（電気的なスクリーニング）および発光テスト（光学的なスクリーニング）を行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【００７２】
なお、発光解析部６は、光検出部５で取得した画像データに対して二値化の処理を行ない。異常判定部９は、発光解析部６で二値化の処理を行なった複数の画像データを比較し、断線、短絡、高抵抗の不具合を判断して、チップの異常を判定する。しかし、本発明の実施の形態１に係る半導体検査装置１０は、前述の処理や判定の方法に限定されるものではなく、別の処理や判定の方法を用いてもよい。
【００７３】
たとえば、発光解析部６は、発光の輝度を解析するため、光検出部５で取得した画像データに対して、複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。図１５は、画像データからヒストグラムを作成する処理を模式的に示した図である。なお、図１５において、暗い状態を白で、明るい状態を黒で表現するものとする。
【００７４】
図１５（ａ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｖが１つ存在する画像データである。この画像データの発光点ｓ，ｔ，ｕ，ｖを輝度の明暗順に並べたヒストグラムが、図１５（ａ）の右側のグラフである。
【００７５】
同様に、図１５（ｂ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｗが１つ存在する画像データである。なお、発光点ｗは、図１５（ａ）に示す発光点ｖよりも暗い。この画像データの発光点ｓ，ｔ，ｕ，ｗを輝度の明暗順に並べたヒストグラムが、図１５（ｂ）の右側のグラフである。
【００７６】
また、図１５（ｃ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｘが１つ存在する画像データである。なお、発光点ｘは、図１５（ｂ）に示す発光点ｗよりも暗い。この画像データの発光点ｓ，ｔ，ｕ，ｘを輝度の明暗順に並べたヒストグラムが、図１５（ｃ）の右側のグラフである。
【００７７】
異常判定部９は、発光解析部６はで作成したヒストグラムにおいて、判定基準となる輝度の閾値を定め、当該閾値より明るい発光点が存在する場合、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常（不良品）と判定する。
【００７８】
たとえば、異常判定部９は、図１５（ａ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点ｖが存在するので、図１５（ａ）に示す画像データの対象チップに、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常と判定する。
【００７９】
同様に、異常判定部９は、図１５（ｂ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点ｗが存在するので、図１５（ｂ）に示す画像データの対象チップに、断線、短絡、高抵抗が存在すると判断して、チップを異常と判定する。
【００８０】
また、異常判定部９は、図１５（ｃ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点が存在しないので、図１５（ｃ）に示す画像データの対象チップに、断線、短絡、高抵抗が存在しないと判断して、チップを正常と判定する。
【００８１】
（実施の形態２）
図１６は、本発明の実施の形態２に係る半導体検査装置の構成を示す概略図である。図１６に示す半導体検査装置１１は、たとえばＬＳＩなどの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１１は、大きく分けて、測定を行なう測定部１１ａと、測定部１１ａの制御、および測定した結果の解析を行なう解析部１１ｂとを含んでいる。
【００８２】
測定部１１ａは、ウェハ１を保持するステージ２、プローブガード３、プローブ４、光検出部５１を含んでいる。なお、測定部１１ａは、光検出部５１の構成以外、図１に示した測定部１０ａの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。
【００８３】
解析部１１ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１１ａの制御および測定部１１ａで検出した結果の解析を行なうことができる。なお、解析部１１ｂは、実施の形態１で説明した解析部１０ｂと同じ構成であるため、詳細な説明を繰返さない。
【００８４】
光検出部５１は、光検出部５と同様、発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ１の図中下面側から検出する。しかし、光検出部５１は、チップの回路パターンのどの位置で発光が生じているかの位置情報を犠牲にして、検出することができる輝度の感度を向上させた素子を用いる。たとえば、光検出部５１は、光電子増倍管を用いる。光電子増倍管は、ＣＣＤなどに比べて微弱な輝度の光を検出することができるが、チップの回路パターンのどの位置で発光が生じているか特定することができない。また、光検出部５１には、アバランシェフォトダイオード（avalanche photodiode）を用いてもよい。
【００８５】
以上のように、本発明の実施の形態２に係る半導体検査装置１１は、光検出部に、電気信号に基づく発光を検出することができる光電子増倍管を用いているので、回路パターンの断線、短絡、高抵抗の不具合から生じる微弱な輝度の光を確実に検出することができる。そのため、半導体検査装置１１は、閾値より明るい発光点が存在するか否かにより、回路パターンの断線、短絡、高抵抗の不具合を判断して、チップの異常（不良品）をより精度よく判定することができる。
【００８６】
なお、光検出部５１に、ＣＣＤセンサやＣＭＯＳセンサなどの撮像素子にある複数の受光部をまとめ、位置情報を犠牲にして感度を向上させた素子を用いてもよい。
【００８７】
（実施の形態３）
図１７は、本発明の実施の形態３に係る半導体検査装置の構成を示す概略図である。図１７に示す半導体検査装置１２は、たとえばＬＳＩなどの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１２は、大きく分けて、測定を行なう測定部１２ａと、測定部１２ａの制御、および測定した結果の解析を行なう解析部１２ｂとを含んでいる。
【００８８】
測定部１２ａは、ウェハ１を保持するステージ２、プローブガード３、プローブ４、光検出部５、レーザー照射部１３を含んでいる。なお、測定部１２ａは、レーザー照射部１３の構成以外、図１に示した測定部１０ａの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。
【００８９】
解析部１２ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１２ａの制御および測定部１１ａで検出した結果の解析を行なうことができる。なお、解析部１２ｂは、実施の形態１で説明した解析部１０ｂと同じ構成であるため、詳細な説明を繰返さない。
【００９０】
レーザー照射部１３は、ウェハ１の図中下面側から、チップの回路パターンに近赤外レーザー光を照射する。一定の電圧をチップの回路パターンに印加した状態で、チップの回路パターンに近赤外レーザー光を照射すると、回路パターンの配線やデバイスが局所的に加熱される。回路パターンの配線やデバイスが局所的に加熱されたことによる温度変化にともない、回路パターンの配線やデバイスの抵抗値に変化が生じて、電流値を変化させる。また、加熱による熱電効果により、回路パターンに電流が発生する。
【００９１】
そのため、半導体検査装置１２は、レーザー照射部１３から照射するレーザー光を走査する動作に同期させて、回路パターンに流れる電流の変化を検出することで、回路パターンの不具合を判断して、チップの異常を判定することができる。このような回路パターンの不具合を判断する方法は、ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）法として一般に知られている。
【００９２】
以上のように、本発明の実施の形態３に係る半導体検査装置１２は、回路パターンにレーザー光を照射するレーザー照射部１３をさらに備えている。そのため、半導体検査装置１２は、異常判定部が、レーザー照射部１３で照射したレーザー光により回路パターンに生じた電流をテスタ部で検出して、回路パターンの不具合を判断して、半導体チップの異常を判定することができる。よって、半導体検査装置１２は、実施の形態１で説明した電気テストや発光テストでは判断することができない回路パターンの不具合を判断することができ、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【００９３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９４】
１ ウェハ、２ ステージ、３ プローブガード、４ プローブ、５，５１ 光検出部、６ 発光解析部、７ 主制御部、８ テスタ部、９ 異常判定部、１０，１１，１２ 半導体検査装置、１０ａ，１１ａ，１２ａ 測定部、１０ｂ，１１ｂ，１２ｂ 解析部、１３ レーザー照射部、２１ 石英ガラス。
【技術分野】
【０００１】
本発明は、半導体検査装置、および半導体検査方法に関し、特に、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置および半導体検査方法に関する。
【背景技術】
【０００２】
１枚の半導体基板に対して複数のプロセスを行なうことで、複数の半導体チップを形成することができる。形成した半導体チップには、一般的に、正常に動作しない不良品がある割合で含まれる。これらの不良品を市場に流出するのを防止するために、形成した複数の半導体チップに対して、良品か不良品かを選別するスクリーニングが行なわれていた。特に、従来から、半導体チップに対して、電気的なスクリーニングが行なわれていた。
【０００３】
また、半導体チップの不具合（故障）を解析する方法として、電気的な解析方法以外に、特許文献１，２に開示してあるように半導体チップからの発光を解析することで、不具合の箇所を特定する方法が開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２３７５０６号公報
【特許文献２】特開２００１−３５８１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、半導体チップに形成される回路パターンは、微細加工技術などの発展に伴い、集積度が増し、大規模化している。そのため、半導体チップの回路パターンの不具合すべてを、電気的なスクリーニングで検出することができず、当該スクリーニングで検出することができる回路パターンの不具合の割合（カバレッジ）は低下している。また、大規模な回路パターンに対して電気的なスクリーニングを行なうには、回路パターンに印加するテストパターンも長く複雑なパターンにする必要があり、当該テストパターンを作成するための時間とコストが増加する。
【０００６】
それゆえに、本発明は、上記問題点を解決するためになされたものであり、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置である。半導体検査装置は、ステージと、プローブと、テスタ部と、光検出部と、発光解析部と、制御部と、異常判定部とを備えている。ステージは、半導体基板を保持する。プローブは、ステージに保持した半導体基板の一方の面に形成した回路パターンに、電気的に接触させる。テスタ部は、プローブを介して、電気的なスクリーニングを行なうためのテストパターンを回路パターンに印加し、印加した前記テストパターンに基づく回路パターンからの出力信号を検出する。光検出部は、光学的なスクリーニングを行なうために、プローブを介して、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。発光解析部は、光検出部で検出した発光を解析する。制御部は、電気的なスクリーニングおよび光学的なスクリーニングを行なうために、ステージ、テスタ部および発光解析部を制御する。異常判定部は、テスタ部で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。
【発明の効果】
【０００８】
本発明に係る半導体装置は、半導体チップの回路パターンに対して、電気的なスクリーニングおよび光学的なスクリーニングを行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体検査装置の構成を示す概略図である。
【図２】本発明の実施の形態１に係る半導体検査装置の構成を示すブロック図である。
【図３】発光テストの詳しい原理を説明するための概略図である。
【図４】スクリーニングで検出することができる回路パターンの不具合の範囲を模式的に示したベン図である。
【図５】本発明の実施の形態１に係る半導体検査装置のスクリーニング方法を説明するためのフローチャートである。
【図６】本発明の実施の形態１に係る半導体検査装置の別のスクリーニング方法を説明するためのフローチャートである。
【図７】本発明の実施の形態１に係る半導体検査装置の異常判定部が電気テストについて判定する方法を説明するためのフローチャートである。
【図８】本発明の実施の形態１に係る半導体検査装置が発光テストを行なう方法を説明するためのフローチャートである。
【図９】本発明の実施の形態１に係る半導体検査装置の異常判定部が電気テストを実施する前に発光テストについて判定する方法を説明するためのフローチャートである。
【図１０】本発明の実施の形態１に係る半導体検査装置の異常判定部が発光テストについて判定する方法を説明するためのフローチャートである。
【図１１】光検出部で検出した対象チップの発光パターンの画像データを模式的に示した図である。
【図１２】３つの画像データを比較することを模式的に示した図である。
【図１３】第１の対象チップの画像データと、第２の対象チップの画像データとを比較した差を模式的に示した図である。
【図１４】第２の対象チップの画像データと、第３の対象チップの画像データとを比較した差を模式的に示した図である。
【図１５】画像データからヒストグラムを作成する処理を模式的に示した図である。
【図１６】本発明の実施の形態２に係る半導体検査装置の構成を示す概略図である。
【図１７】本発明の実施の形態３に係る半導体検査装置の構成を示す概略図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体検査装置の構成を示す概略図である。図１に示す半導体検査装置１０は、たとえばＬＳＩ（Large Scale Integration）などの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１０は、大きく分けて、測定を行なう測定部１０ａと、測定部１０ａの制御、および測定した結果の解析を行なう解析部１０ｂとを含んでいる。
【００１１】
測定部１０ａは、ウェハ（半導体基板）１を保持するステージ２、プローブガード３、プローブ４、光検出部５を含んでいる。ステージ２は、ウェハ１を載置し、固定するとともに、ウェハ１の図中下面側からウェハ１に形成した複数のチップからの発光を検出することができるように、石英ガラス２１を設けてある。プローブガード３が、プローブ４を支持するとともに、解析部１０ｂに接続され、プローブ４からチップに印加するテストパターンや、チップから検出した出力信号の入出力を行なう。
【００１２】
プローブ４は、ステージ２に保持したウェハ１図中上面に形成した回路パターンと電気的に接触し、チップの回路パターンへテストパターンを印加し、チップからの出力信号の検出を行なう。光検出部５は、後述する発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ１の図中下面側から検出する。光検出部５は、ＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像素子を用いる。そのため、光検出部５は、チップの回路パターンのどの位置で発光が生じているかの位置情報も含めて検出することができる。
【００１３】
解析部１０ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１０ａの制御および測定部１０ａで検出した結果の解析を行なうことができる。
【００１４】
図２は、本発明の実施の形態１に係る半導体検査装置の構成を示すブロック図である。図２に示す半導体検査装置１０は、測定部１０ａと、解析部１０ｂとを含んでいる。測定部１０ａは、ステージ２、プローブガード３、プローブ４、光検出部５を含んでいる。解析部１０ｂは、発光解析部６、主制御部７、テスタ部８、異常判定部９を含んでいる。
【００１５】
発光解析部６は、光検出部５で検出した発光の解析を行なう。たとえば、発光解析部６は、光検出部５で検出した発光パターンの画像を二値（白黒）の画像に変換する処理や、発光パターンの画像に含まれる複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。
【００１６】
主制御部７は、スクリーニングを行なうために、ステージ２、テスタ部８および発光解析部を制御する。ここで、半導体検査装置１０が行なうスクリーニングには、電気的なスクリーニングと、光学的なスクリーニングとが含まれている。電気的なスクリーニング（以下、電気テストとも言う）は、ＤＣテスト、ＡＣテスト、および機能テストの３つのテストを含み、プローブ４で印加したテストパターンによってチップの回路パターンに生じる電気的な変化を出力信号として検出して良品か不良品かを選別する処理である。
【００１７】
ＤＣテストは、電圧値、電流値などのＤＣ（直流）項目について行なうテストである。ＡＣテストは、信号伝搬の遅延時間などのＡＣ（交流）項目について行なうテストである。機能テストは、チップに形成した論理回路が正しく動作することを確認するためのテストである。半導体検査装置１０は、これらの電気テストを行なうことで、チップの回路パターンに断線、短絡、高抵抗の不具合が存在することを判断することができ、チップを異常（不良品）と判定することができる。
【００１８】
光学的なスクリーニング（以下、発光テストとも言う）は、チップの回路パターンに電気信号を印加したときに、当該回路パターンの断線、短絡、高抵抗の不良箇所で生じる発光を検出することで、良品か不良品かを選別する処理である。発光テストの詳しい原理については、後段で詳しく説明する。
【００１９】
テスタ部８は、プローブ４を介して、電気テストを行なうためのテストパターンを回路パターンに印加し、印加したテストパターンに基づく回路パターンからの出力信号を検出する。また、テスタ部８は、検出した出力信号を異常判定部９に出力する。さらに、テスタ部８は、プローブ４を介して、発光テストを行なうための電気信号を回路パターンに印加する。
【００２０】
異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断して、チップの異常を判定する。具体的に、異常判定部９は、たとえばＤＣテストの場合、出力信号の電圧値が所定の閾値電圧以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。また、異常判定部９は、たとえばＡＣテストの場合、テストパターンで入力した信号に対する出力信号の遅延時間が所定の閾値時間以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。さらに、異常判定部９は、たとえば機能テストの場合、テストパターンで入力した信号に基づく論理演算の結果と出力信号の論理結果とが一致しているか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。
【００２１】
また、異常判定部９は、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、チップの異常を判定する。発光解析部６で解析した発光に基づく、チップの異常判定については、後段で詳しく説明する。
【００２２】
次に、発光テストの詳しい原理について説明する。図３は、発光テストの詳しい原理を説明するための概略図である。図３（ａ）は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いたインバータ回路の入力信号線が断線した場合の発光を説明するための概略図である。図３（ａ）に示すように、インバータ回路の入力信号線に断線が存在する場合、インバータ回路の入力信号線がフローティング状態となり、電源と接地との間に貫通電流が流れ、インバータ回路（より具体的にはＮＭＯＳ）に発光が生じる。
【００２３】
図３（ｂ）は、ＣＭＯＳを用いたインバータ回路の出力信号線が短絡した場合の発光を説明するための概略図である。図３（ｂ）に示すように、インバータ回路の出力信号線に短絡が存在する場合、インバータ回路の入力信号線にＨレベルの信号を入力すると、インバータ回路のＮＭＯＳがオン状態となり、出力信号線の短絡部分を介してＮＭＯＳに貫通電流が流れ、ＮＭＯＳに発光が生じる。
【００２４】
図３（ｃ）は、ＣＭＯＳを用いたインバータ回路の入力信号線が高抵抗である場合の発光を説明するための概略図である。図３（ｃ）に示すように、インバータ回路の入力信号線が高抵抗である場合、インバータ回路の入力信号線に矩形波（電圧が繰返し変化する信号）信号を入力すると、入力信号線が高抵抗であるためインバータ回路に入力する矩形波信号がなまる。そのため、ＣＭＯＳの入力電圧が中間電位となる時間が長くなり、電源と接地との間に貫通電流が流れ、インバータ回路（より具体的にはＮＭＯＳ）に発光が生じる。
【００２５】
半導体検査装置１０は、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所を含み、上述した原理が成立する箇所がある場合、当該箇所で生じる発光を光検出部５で検出することで、回路パターンの不具合を検出することができる。
【００２６】
しかし、電気テストでは、たとえば、１０億個のインバータ回路で構成した回路パターンのチップにおいて、１個のインバータ回路に不具合が生じても、測定のバラツキなのか、不良品なのかを区別することはできない。具体的に、正常な１個のインバータ回路からリークする電流量が１ｐＡの場合、チップ全体では１ｐＡ×１０億個＝１ｍＡがスタンバイ電流として検出されることになる。異常な１個のインバータ回路からリークする電流量が、正常な１個のインバータ回路からリークする電流量の百万倍の１μＡであっても、チップ全体から測定できる電流量の変化はスタンバイ電流の千分の一程度であるため、測定のバラツキなのか、不良品なのかを区別することはできない。
【００２７】
半導体検査装置１０では、光検出部５を用いて、断線、短絡、高抵抗の不具合の箇所からの発光を直接検出するので、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所が含まれているか否かを確実に検出することができる。
【００２８】
図４は、スクリーニングで検出することができる回路パターンの不具合の範囲を模式的に示したベン図である。図４に示す（Ｉ）の範囲が、電気テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。（ＩＩ）の範囲が、発光テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。（ＩＩＩ）の範囲が、電気テストでも、発光テストでも検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。
【００２９】
半導体検査装置１０は、図４に示すように、光検出部５を用いて発光テストを行なうことで、（ＩＩ）の範囲にある回路パターンの断線、短絡、高抵抗の不具合を検出することが可能となり、（ＩＩ）の範囲だけスクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。なお、図４に示す（ＩＶ）の範囲は、電気テストと、発光テストとを用いても検出することができない回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。
【００３０】
次に、半導体検査装置１０で、チップの回路パターンをスクリーニングする場合の方法について説明する。図５は、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法を説明するためのフローチャートである。まず、図５に示すステップＳ５０１で、半導体検査装置１０が、電気テストのＤＣテストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、ＤＣテストで回路パターンに印加するテストパターンにより、図３（ａ）で示した断線した箇所，または図３（ｂ）で示した短絡した箇所からの発光を発光テストとして検出する。
【００３１】
さらに、ステップＳ５０２で、半導体検査装置１０が、電気テストの機能テストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、機能テストで回路パターンに印加するテストパターン（特に矩形波）により、図３（ｃ）で示した高抵抗の箇所からの発光を発光テストとして検出する。
【００３２】
また、ステップＳ５０３で、半導体検査装置１０が、電気テストのＡＣテストを行ないながら、発光テストを行なう。つまり、半導体検査装置１０は、ＡＣテストで回路パターンに印加するテストパターン（特に交流波）により、図３（ｃ）で示した高抵抗の箇所からの発光を発光テストとして検出する。
【００３３】
また、図５に示したフローチャートは一例であり、ステップＳ５０１、Ｓ５０２、Ｓ５０３の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。
【００３４】
図５に示すように、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法では、電気テストで回路パターンに印加するテストパターンを利用して発光テストを行なうので、発光テストを行なうためのテストパターンを別途作成する必要がない。また、本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法では、電気テストと、発光テストとを平行して行なうことができるので、スクリーニングを行なうためのタスク時間を短縮することができる。なお、発光テストで回路パターンに印加する電気信号を含むように、電気テストで回路パターンに印加するテストパターンを作成してもよい。
【００３５】
本発明の実施の形態１に係る半導体検査装置１０のスクリーニング方法は、図５に示すように電気テストと、発光テストとを平行して行なう場合に限定されるものではなく、電気テストと、発光テストとを別々に行なってもよい。図６は、本発明の実施の形態１に係る半導体検査装置１０の別のスクリーニング方法を説明するためのフローチャートである。
【００３６】
まず、図６に示すステップＳ６０１で、半導体検査装置１０が、電気テストのＤＣテストを行なう。さらに、ステップＳ６０２で、半導体検査装置１０が、電気テストの機能テストを行なう。また、ステップＳ６０３で、半導体検査装置１０が、電気テストのＡＣテストを行なう。最後に、ステップＳ６０４で、半導体検査装置１０が、発光テストを行なう。ステップＳ６０４の発光テストでは、図３（ａ）で示した断線した箇所，または図３（ｂ）で示した短絡した箇所から発光するように電気信号（電圧値が一定の信号）を回路パターンに印加する。また、ステップＳ６０４の発光テストでは、図３（ｃ）で示した高抵抗の箇所から発光するように矩形波の電気信号を回路パターンに印加する。
【００３７】
図６に示すように、本発明の実施の形態１に係る半導体検査装置１０の別のスクリーニング方法では、電気テストと、発光テストとを別々に行なうので、発光テストに最適な電気信号を回路パターンに印加することが可能となり、より精度よく回路パターンの断線、短絡、高抵抗の不具合を検出することができる。なお、発光テストは、電気テストを行なった全てのチップに対して行なっても、電気テストを合格したチップに対して行なってもよい。
【００３８】
また、図６に示したフローチャートは一例であり、ステップＳ６０１、Ｓ６０２、Ｓ６０３、Ｓ６０４の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。
【００３９】
次に、図６に示したスクリーニング方法において、異常判定部９が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図７は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が電気テストについて判定する方法を説明するためのフローチャートである。図７に示すスクリーニング方法では、電気テストを合格したチップに対して発光テストを行なう場合について説明する。
【００４０】
まず、図７に示すステップＳ７０１で、ｎ個のチップが形成され基板がｍ枚ある場合に、異常判定部９が、第１番目の基板の電気テストの結果をテスタ部８の記憶部（図示せず）から読出す。さらに、ステップＳ７０２で、異常判定部９は、読出した結果から、第１番目のチップの電気テストの結果を取出す。
【００４１】
次に、ステップＳ７０３で、異常判定部９は、取出した電気テストの結果とＤＣテストの判定基準とを比較し、ＤＣテストに合格であるか否かを判定する。異常判定部９は、ＤＣテストに合格であると判断した場合（ステップＳ７０３：ＹＥＳ）、機能テストに合格であるか否かを判定する（ステップＳ７０４）。異常判定部９は、ＤＣテストに合格でないと判断した場合（ステップＳ７０３：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４２】
異常判定部９は、機能テストに合格であると判断した場合（ステップＳ７０４：ＹＥＳ）、ＡＣテストに合格であるか否かを判定する（ステップＳ７０５）。異常判定部９は、機能テストに合格でないと判断した場合（ステップＳ７０４：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４３】
異常判定部９は、ＡＣテストに合格であると判断した場合（ステップＳ７０５：ＹＥＳ）、当該チップを発光テストの対象チップに登録する（ステップＳ７０６）。異常判定部９は、ＡＣテストに合格でないと判断した場合（ステップＳ７０５：ＮＯ）、処理を後述するステップＳ７０７に進める。
【００４４】
なお、図７に示したフローチャートは一例であり、ステップＳ７０３、Ｓ７０４、Ｓ７０５の順序を入替えて実施してもよい。発光テストは、ＤＣテスト、機能テスト、ＡＣテストの全てのテストを合格したチップに対してのみ実施するため、ステップＳ７０３、Ｓ７０４、Ｓ７０５の順序は順不同である。
【００４５】
異常判定部９は、ステップＳ７０６で電気テストを合格したチップを発光テストの対象チップに登録した後、取出した電気テストの結果を消去する（ステップＳ７０７）。次に、異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果であるか否かを判断する（ステップＳ７０８）。異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果でないと判断した場合（ステップＳ７０８：ＮＯ）、次番目のチップの電気テストの結果を取出す（ステップＳ７１０）。
【００４６】
異常判定部９は、取出した電気テストの結果が、第ｎ番目のチップの電気テストの結果であると判断した場合（ステップＳ７０８：ＹＥＳ）、テスタ部８の記憶部から読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果であるか否かを判断する（ステップＳ７０９）。異常判定部９は、読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果でないと判断した場合（ステップＳ７０９：ＮＯ）、次番目の基板の電気テストの結果を読出す（ステップＳ７１１）。異常判定部９は、読出した基板の電気テストの結果が、第ｍ番目の基板の電気テストの結果であると判断した場合（ステップＳ７０９：ＹＥＳ）、処理を終了する。
【００４７】
次に、異常判定部９が電気テストを合格したと判断したチップに対して、半導体検査装置１０が、発光テストを行なう場合の処理手順を説明する。図８は、本発明の実施の形態１に係る半導体検査装置１０が発光テストを行なう方法を説明するためのフローチャートである。
【００４８】
まず、半導体検査装置１０は、図７に示すステップＳ７０６で登録した発光テストの対象チップのうち、最初に登録した基板（対象基板）をステージ２にセットする（ステップＳ８０１）。対象基板をステージ２にセットした後、半導体検査装置１０は、当該対象基板のうち、最初に登録したチップ（対象チップ）に光検出部５をアライメントする（ステップＳ８０２）。
【００４９】
半導体検査装置１０は、プローブ４を介して対象チップに電気信号を印加する（ステップＳ８０３）。光検出部５は、電気信号を印加することによって生じた回路パターンから発光を取得する（ステップＳ８０４）。
【００５０】
次に、半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップであるか否かを判断する（ステップＳ８０５）。半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップでないと判断した場合（ステップＳ８０５：ＮＯ）、次の対象チップに光検出部５をアライメントする（ステップＳ８０７）。
【００５１】
半導体検査装置１０は、発光を取得したチップが、最後に登録した対象チップであると判断した場合（ステップＳ８０５：ＹＥＳ）、ステージ２にセットした対象基板が最後に登録した対象基板であるか否かを判断する（ステップＳ８０６）。半導体検査装置１０は、ステージ２にセットした対象基板が最後に登録した対象基板でないと判断した場合（ステップＳ８０６：ＮＯ）、次の対象基板をステージ２にセットする（ステップＳ８０８）。半導体検査装置１０は、ステージ２にセットした対象基板が最後に登録した対象基板であると判断した場合（ステップＳ８０６：ＹＥＳ）、処理を終了する。
【００５２】
なお、図７および図８に示したフローチャートでは、電気テストを実施した後に発光テストを実施する例を示したが、電気テストを実施する前に発光テストを実施してもよい。具体的に、図９は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が電気テストを実施する前に発光テストについて判定する方法を説明するためのフローチャートである。
【００５３】
まず、図９に示すステップＳ８１１で、ｎ個のチップが形成され基板がｍ枚ある場合に、異常判定部９が、第１番目の基板の発光テストの結果を発光解析部６の記憶部（図示せず）から読出す。さらに、ステップＳ８１２で、異常判定部９は、読出した結果から、第１番目のチップの発光テストの結果を取出す。
【００５４】
次に、ステップＳ８１３で、異常判定部９は、取出した発光テストの結果と発光テストの判定基準とを比較し、発光テストに合格であるか否かを判定する。異常判定部９は、発光テストに合格であると判断した場合（ステップＳ８１３：ＹＥＳ）、当該チップを電気テストの対象チップに登録する（ステップＳ８１４）。異常判定部９は、発光テストに合格でないと判断した場合（ステップＳ８１３：ＮＯ）、処理を後述するステップＳ８１５に進める。
【００５５】
異常判定部９は、ステップＳ８１４で発光テストを合格したチップを電気テストの対象チップに登録した後、取出した発光テストの結果を消去する（ステップＳ８１５）。次に、異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果であるか否かを判断する（ステップＳ８１６）。異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果でないと判断した場合（ステップＳ８１６：ＮＯ）、次番目のチップの発光テストの結果を取出す（ステップＳ８１８）。
【００５６】
異常判定部９は、取出した発光テストの結果が、第ｎ番目のチップの発光テストの結果であると判断した場合（ステップＳ８１６：ＹＥＳ）、発光解析部６の記憶部から読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果であるか否かを判断する（ステップＳ８１７）。異常判定部９は、読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果でないと判断した場合（ステップＳ８１７：ＮＯ）、次番目の基板の発光テストの結果を読出す（ステップＳ８１９）。異常判定部９は、読出した基板の発光テストの結果が、第ｍ番目の基板の発光テストの結果であると判断した場合（ステップＳ８１７：ＹＥＳ）、処理を終了する。
【００５７】
次に、図８に示した発光テストにおいて、異常判定部９が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図１０は、本発明の実施の形態１に係る半導体検査装置１０の異常判定部９が発光テストについて判定する方法を説明するためのフローチャートである。
【００５８】
まず、図１０に示すステップＳ９０１で、異常判定部９が、最初に登録した対象基板の発光テストの結果を発光解析部６の記憶部（図示せず）から読出す。さらに、ステップＳ９０２で、異常判定部９は、最初に登録した対象基板のうち、最初に登録した対象チップの発光テストの結果を、読出した結果から取出す。
【００５９】
ここで、発光解析部６は、光検出部５で検出した対象チップの面内における発光の位置を発光パターンとして解析する。具体的に、図１１は、光検出部５で検出した対象チップの発光パターンの画像データを模式的に示した図である。図１１（ａ）は、第１の対象チップから得られた発光パターンの画像データ１００を示している。画像データ１００には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１００に対して二値化の処理を行ない画像データ１０１として記憶部に記憶してある。なお、画像データ１００の発光点ｐは、二値化の処理後、画像データ１０１で発光点ｑとして表される。
【００６０】
同様に、図１１（ｂ）は、第２の対象チップから得られた発光パターンの画像データ１１０を示している。画像データ１１０には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１１０に対して二値化の処理を行ない画像データ１１１として記憶部に記憶してある。なお、画像データ１１０の発光点ｐは、二値化の処理後、画像データ１１１で発光点ｑとして表される。
【００６１】
また、図１１（ｃ）は、第３の対象チップから得られた発光パターンの画像データ１２０を示している。画像データ１２０には、対象チップの回路パターンからの発光点ｐが複数存在している。発光解析部６では、光検出部５で取得した画像データ１２０に対して二値化の処理を行ない画像データ１２１として記憶部に記憶してある。なお、画像データ１２０の発光点ｐは、二値化の処理後、画像データ１２１で発光点ｑとして表される。
【００６２】
図１０に戻って、ステップＳ９０２で、異常判定部９は、図１１（ａ）に示す第１の対象チップから得られた発光パターンの画像データ１０１を取出したものとする。次に、
異常判定部９は、読出した結果から、任意の２つの対象チップ発光テストの結果を取出す（ステップＳ９０３）。具体的に、異常判定部９は、図１１（ｂ）に示す第２の対象チップから得られた発光パターンの画像データ１１１と、図１１（ｃ）に示す第３の対象チップから得られた発光パターンの画像データ１２１とを、読出した結果から取出す。
【００６３】
異常判定部９は、取出した３つの発光テストの結果の各差を求める（ステップＳ９０４）。具体的に、異常判定部９は、画像データ１０１、画像データ１１１、および画像データ１２１の各差を求める。図１２は、３つの画像データを比較することを模式的に示した図である。異常判定部９は、画像データ１０１と、画像データ１１１とを比較した差、画像データ１１１と、画像データ１２１とを比較した差、画像データ１０１と、画像データ１２１とを比較した差をそれぞれ求めることになる。
【００６４】
まず、図１３は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較した差を模式的に示した図である。図１３（ａ）は画像データ１０１を、図１３（ｂ）は画像データ１１１をそれぞれ示している。図１３（ｃ）は、画像データ１０１から画像データ１１１を差引いた画像データ１０２であり、差の発光点ｒが図示してある。
【００６５】
図１４は、第２の対象チップの画像データ１１１と、第３の対象チップの画像データ１２１とを比較した差を模式的に示した図である。図１４（ａ）は画像データ１１１を、図１４（ｂ）は画像データ１２１をそれぞれ示している。図１４（ｃ）は、画像データ１１１から画像データ１２１を差引いた画像データ１０３であり、両画像の発光パターンに差がないため、差の発光点ｒが存在しない。
【００６６】
なお、第１の対象チップの画像データ１０１と、第３の対象チップの画像データ１２１とを比較した差は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較した差と同じになる。そのため、第１の対象チップの画像データ１０１と、第３の対象チップの画像データ１２１とを比較した差を模式的に示した図は、図１３（ｂ）の画像データ１１１を画像データ１２１に置換えた場合の図面と同じになるため省略する。
【００６７】
図１０に戻って、ステップＳ９０５で、異常判定部９は、対象チップの異常判定を行なう。具体的に、異常判定部９は、複数の対象チップの発光パターン（画像データ１０１，１１１，１２１）のうち、発光の位置が一致する発光パターンの数が多い発光パターン（画像データ１１１，１２１）を判定基準パターンとして、回路パターンの不具合を判断して、チップの異常を判定する。つまり、異常判定部９は、画像データ１１１または画像データ１２１の発光パターンを判定基準パターンとして、第１の対象チップの回路パターンの不具合を判断して、第１の対象チップの異常を判定する。
【００６８】
異常判定部９は、第１の対象チップの画像データ１０１と、第２の対象チップの画像データ１１１とを比較することで、画像データ１０２のように差の発光点ｒが存在することを検出する。そして、異常判定部９は、当該発光点ｒに対応する回路パターンの位置に、断線、短絡、高抵抗の不具合が存在すると判断して、第１の対象チップに異常があると判定する。
【００６９】
異常判定部９は、ステップＳ９０５で対象チップの異常を判定した後、取出した発光テストの結果を消去する（ステップＳ９０６）。次に、異常判定部９は、異常を判定した対象チップが、最後に登録した対象チップであるか否かを判断する（ステップＳ９０７）。異常判定部９は、異常を判定した対象チップが、最後に登録した対象チップでないと判断した場合（ステップＳ９０７：ＮＯ）、読出した結果から、次の対象チップの発光テストの結果を取出す（ステップＳ９０９）。
【００７０】
異常判定部９は、異常を判定したチップが、最後に登録した対象チップであると判断した場合（ステップＳ９０７：ＹＥＳ）、最後に登録した対象基板であるか否かを判断する（ステップＳ９０８）。異常判定部９は、最後に登録した対象基板でないと判断した場合（ステップＳ９０８：ＮＯ）、読出した結果から、次の対象基板の発光テストの結果を読出す（ステップＳ９１０）。異常判定部９は、最後に登録した対象基板であると判断した場合（ステップＳ９０８：ＹＥＳ）、処理を終了する。
【００７１】
以上のように、本発明の実施の形態１に係る半導体検査装置１０は、チップの回路パターンに対して、電気テスト（電気的なスクリーニング）および発光テスト（光学的なスクリーニング）を行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【００７２】
なお、発光解析部６は、光検出部５で取得した画像データに対して二値化の処理を行ない。異常判定部９は、発光解析部６で二値化の処理を行なった複数の画像データを比較し、断線、短絡、高抵抗の不具合を判断して、チップの異常を判定する。しかし、本発明の実施の形態１に係る半導体検査装置１０は、前述の処理や判定の方法に限定されるものではなく、別の処理や判定の方法を用いてもよい。
【００７３】
たとえば、発光解析部６は、発光の輝度を解析するため、光検出部５で取得した画像データに対して、複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。図１５は、画像データからヒストグラムを作成する処理を模式的に示した図である。なお、図１５において、暗い状態を白で、明るい状態を黒で表現するものとする。
【００７４】
図１５（ａ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｖが１つ存在する画像データである。この画像データの発光点ｓ，ｔ，ｕ，ｖを輝度の明暗順に並べたヒストグラムが、図１５（ａ）の右側のグラフである。
【００７５】
同様に、図１５（ｂ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｗが１つ存在する画像データである。なお、発光点ｗは、図１５（ａ）に示す発光点ｖよりも暗い。この画像データの発光点ｓ，ｔ，ｕ，ｗを輝度の明暗順に並べたヒストグラムが、図１５（ｂ）の右側のグラフである。
【００７６】
また、図１５（ｃ）は、暗い発光点ｓが３つ、発光点ｓより明るい発光点ｔが１つ、発光点ｔより明るい発光点ｕが１つ、発光点ｕより明るい発光点ｘが１つ存在する画像データである。なお、発光点ｘは、図１５（ｂ）に示す発光点ｗよりも暗い。この画像データの発光点ｓ，ｔ，ｕ，ｘを輝度の明暗順に並べたヒストグラムが、図１５（ｃ）の右側のグラフである。
【００７７】
異常判定部９は、発光解析部６はで作成したヒストグラムにおいて、判定基準となる輝度の閾値を定め、当該閾値より明るい発光点が存在する場合、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常（不良品）と判定する。
【００７８】
たとえば、異常判定部９は、図１５（ａ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点ｖが存在するので、図１５（ａ）に示す画像データの対象チップに、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常と判定する。
【００７９】
同様に、異常判定部９は、図１５（ｂ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点ｗが存在するので、図１５（ｂ）に示す画像データの対象チップに、断線、短絡、高抵抗が存在すると判断して、チップを異常と判定する。
【００８０】
また、異常判定部９は、図１５（ｃ）に示すヒストグラムに閾値（破線）を定め、当該閾値より明るい発光点が存在しないので、図１５（ｃ）に示す画像データの対象チップに、断線、短絡、高抵抗が存在しないと判断して、チップを正常と判定する。
【００８１】
（実施の形態２）
図１６は、本発明の実施の形態２に係る半導体検査装置の構成を示す概略図である。図１６に示す半導体検査装置１１は、たとえばＬＳＩなどの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１１は、大きく分けて、測定を行なう測定部１１ａと、測定部１１ａの制御、および測定した結果の解析を行なう解析部１１ｂとを含んでいる。
【００８２】
測定部１１ａは、ウェハ１を保持するステージ２、プローブガード３、プローブ４、光検出部５１を含んでいる。なお、測定部１１ａは、光検出部５１の構成以外、図１に示した測定部１０ａの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。
【００８３】
解析部１１ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１１ａの制御および測定部１１ａで検出した結果の解析を行なうことができる。なお、解析部１１ｂは、実施の形態１で説明した解析部１０ｂと同じ構成であるため、詳細な説明を繰返さない。
【００８４】
光検出部５１は、光検出部５と同様、発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ１の図中下面側から検出する。しかし、光検出部５１は、チップの回路パターンのどの位置で発光が生じているかの位置情報を犠牲にして、検出することができる輝度の感度を向上させた素子を用いる。たとえば、光検出部５１は、光電子増倍管を用いる。光電子増倍管は、ＣＣＤなどに比べて微弱な輝度の光を検出することができるが、チップの回路パターンのどの位置で発光が生じているか特定することができない。また、光検出部５１には、アバランシェフォトダイオード（avalanche photodiode）を用いてもよい。
【００８５】
以上のように、本発明の実施の形態２に係る半導体検査装置１１は、光検出部に、電気信号に基づく発光を検出することができる光電子増倍管を用いているので、回路パターンの断線、短絡、高抵抗の不具合から生じる微弱な輝度の光を確実に検出することができる。そのため、半導体検査装置１１は、閾値より明るい発光点が存在するか否かにより、回路パターンの断線、短絡、高抵抗の不具合を判断して、チップの異常（不良品）をより精度よく判定することができる。
【００８６】
なお、光検出部５１に、ＣＣＤセンサやＣＭＯＳセンサなどの撮像素子にある複数の受光部をまとめ、位置情報を犠牲にして感度を向上させた素子を用いてもよい。
【００８７】
（実施の形態３）
図１７は、本発明の実施の形態３に係る半導体検査装置の構成を示す概略図である。図１７に示す半導体検査装置１２は、たとえばＬＳＩなどの半導体チップを製造する製造ラインに設けられ、半導体チップ（以下、単にチップとも言う）をオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置１２は、大きく分けて、測定を行なう測定部１２ａと、測定部１２ａの制御、および測定した結果の解析を行なう解析部１２ｂとを含んでいる。
【００８８】
測定部１２ａは、ウェハ１を保持するステージ２、プローブガード３、プローブ４、光検出部５、レーザー照射部１３を含んでいる。なお、測定部１２ａは、レーザー照射部１３の構成以外、図１に示した測定部１０ａの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。
【００８９】
解析部１２ｂは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部１２ａの制御および測定部１１ａで検出した結果の解析を行なうことができる。なお、解析部１２ｂは、実施の形態１で説明した解析部１０ｂと同じ構成であるため、詳細な説明を繰返さない。
【００９０】
レーザー照射部１３は、ウェハ１の図中下面側から、チップの回路パターンに近赤外レーザー光を照射する。一定の電圧をチップの回路パターンに印加した状態で、チップの回路パターンに近赤外レーザー光を照射すると、回路パターンの配線やデバイスが局所的に加熱される。回路パターンの配線やデバイスが局所的に加熱されたことによる温度変化にともない、回路パターンの配線やデバイスの抵抗値に変化が生じて、電流値を変化させる。また、加熱による熱電効果により、回路パターンに電流が発生する。
【００９１】
そのため、半導体検査装置１２は、レーザー照射部１３から照射するレーザー光を走査する動作に同期させて、回路パターンに流れる電流の変化を検出することで、回路パターンの不具合を判断して、チップの異常を判定することができる。このような回路パターンの不具合を判断する方法は、ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）法として一般に知られている。
【００９２】
以上のように、本発明の実施の形態３に係る半導体検査装置１２は、回路パターンにレーザー光を照射するレーザー照射部１３をさらに備えている。そのため、半導体検査装置１２は、異常判定部が、レーザー照射部１３で照射したレーザー光により回路パターンに生じた電流をテスタ部で検出して、回路パターンの不具合を判断して、半導体チップの異常を判定することができる。よって、半導体検査装置１２は、実施の形態１で説明した電気テストや発光テストでは判断することができない回路パターンの不具合を判断することができ、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。
【００９３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９４】
１ ウェハ、２ ステージ、３ プローブガード、４ プローブ、５，５１ 光検出部、６ 発光解析部、７ 主制御部、８ テスタ部、９ 異常判定部、１０，１１，１２ 半導体検査装置、１０ａ，１１ａ，１２ａ 測定部、１０ｂ，１１ｂ，１２ｂ 解析部、１３ レーザー照射部、２１ 石英ガラス。
【特許請求の範囲】
【請求項１】
半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置であって、
前記半導体基板を保持するステージと、
前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、電気的に接触させるプローブと、
前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出するテスタ部と、
光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出する光検出部と、
前記光検出部で検出した前記発光を解析する発光解析部と、
電気的な前記スクリーニングおよび光学的な前記スクリーニングを行なうために、前記ステージ、前記テスタ部および前記発光解析部を制御する制御部と、
前記テスタ部で検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する異常判定部と
を備える、半導体検査装置。
【請求項２】
前記回路パターンに印加する前記電気信号は、電流または電圧が繰返し変化する信号を含む、請求項１に記載の半導体検査装置。
【請求項３】
前記異常判定部は、前記テスタ部で検出した前記出力信号に基づき、正常と判定した前記半導体チップに対してのみ、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項１または請求項２に記載の半導体検査装置。
【請求項４】
前記回路パターンに印加する前記テストパターンは、前記電気信号を含み、
前記光検出部は、前記テストパターンに含まれる前記電気信号に基づく前記発光を、前記半導体基板の前記他方の面側から検出する、請求項１または請求項２に記載の半導体検査装置。
【請求項５】
前記光検出部は、前記半導体チップの面内における前記電気信号に基づく前記発光を、位置情報を含めて検出することができる発光検出素子を有する、請求項１〜請求項４のいずれか１項に記載の半導体検査装置。
【請求項６】
前記発光解析部は、前記電気信号に基づく前記発光の前記半導体チップの面内における前記発光の位置を発光パターンとして解析する、請求項５に記載の半導体検査装置。
【請求項７】
前記異常判定部は、複数の前記半導体チップの前記発光パターンのうち、前記発光の位置が一致する前記発光パターンの数が多い前記発光パターンを判定基準パターンとして、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項６に記載の半導体検査装置。
【請求項８】
前記光検出部は、前記電気信号に基づく前記発光を検出することができる光電子増倍管を有する、請求項１〜請求項４のいずれか１項に記載の半導体検査装置。
【請求項９】
前記発光解析部は、前記電気信号に基づく前記発光の輝度を解析する、請求項５または請求項８に記載の半導体検査装置。
【請求項１０】
前記回路パターンにレーザー光を照射する光照射部をさらに備え、
前記異常判定部は、前記光照射部で照射した前記レーザー光により前記回路パターンに生じた電流を前記テスタ部で検出して、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項１〜請求項９のいずれか１項に記載の半導体検査装置。
【請求項１１】
半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査方法であって、
ステージに前記半導体基板を保持し、
前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、プローブを電気的に接触させ、
前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出し、
光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出して、解析し、
検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、半導体検査方法。
【請求項１】
半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置であって、
前記半導体基板を保持するステージと、
前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、電気的に接触させるプローブと、
前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出するテスタ部と、
光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出する光検出部と、
前記光検出部で検出した前記発光を解析する発光解析部と、
電気的な前記スクリーニングおよび光学的な前記スクリーニングを行なうために、前記ステージ、前記テスタ部および前記発光解析部を制御する制御部と、
前記テスタ部で検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する異常判定部と
を備える、半導体検査装置。
【請求項２】
前記回路パターンに印加する前記電気信号は、電流または電圧が繰返し変化する信号を含む、請求項１に記載の半導体検査装置。
【請求項３】
前記異常判定部は、前記テスタ部で検出した前記出力信号に基づき、正常と判定した前記半導体チップに対してのみ、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項１または請求項２に記載の半導体検査装置。
【請求項４】
前記回路パターンに印加する前記テストパターンは、前記電気信号を含み、
前記光検出部は、前記テストパターンに含まれる前記電気信号に基づく前記発光を、前記半導体基板の前記他方の面側から検出する、請求項１または請求項２に記載の半導体検査装置。
【請求項５】
前記光検出部は、前記半導体チップの面内における前記電気信号に基づく前記発光を、位置情報を含めて検出することができる発光検出素子を有する、請求項１〜請求項４のいずれか１項に記載の半導体検査装置。
【請求項６】
前記発光解析部は、前記電気信号に基づく前記発光の前記半導体チップの面内における前記発光の位置を発光パターンとして解析する、請求項５に記載の半導体検査装置。
【請求項７】
前記異常判定部は、複数の前記半導体チップの前記発光パターンのうち、前記発光の位置が一致する前記発光パターンの数が多い前記発光パターンを判定基準パターンとして、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項６に記載の半導体検査装置。
【請求項８】
前記光検出部は、前記電気信号に基づく前記発光を検出することができる光電子増倍管を有する、請求項１〜請求項４のいずれか１項に記載の半導体検査装置。
【請求項９】
前記発光解析部は、前記電気信号に基づく前記発光の輝度を解析する、請求項５または請求項８に記載の半導体検査装置。
【請求項１０】
前記回路パターンにレーザー光を照射する光照射部をさらに備え、
前記異常判定部は、前記光照射部で照射した前記レーザー光により前記回路パターンに生じた電流を前記テスタ部で検出して、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項１〜請求項９のいずれか１項に記載の半導体検査装置。
【請求項１１】
半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査方法であって、
ステージに前記半導体基板を保持し、
前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、プローブを電気的に接触させ、
前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出し、
光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出して、解析し、
検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、半導体検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−６２２８１（Ｐ２０１３−６２２８１Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９８０３１（Ｐ２０１１−１９８０３１）
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]