【課題】不良の太陽電池になり得る素地を含む間接バンドギャップ半導体構造の検査システムを提供する。
【解決手段】光源110は間接バンドギャップ半導体構造140にフォトルミネセンスを誘起するのに適した光を発生させる。ユニット114は、発生した光の特定の放射ピークを超える長波長光を低減する。コリメータ112は光をコリメートする。半導体構造140はコリメートされショートパス濾波された光で、略均一かつ同時に照明される。撮像デバイス130は半導体構造に入射する略均一な同時照明によって誘起されるフォトルミネセンス像を同時に捕捉する。フォトルミネセンス像は、大面積に誘起されたフォトルミネセンスの空間的変動を用いて、半導体構造140の空間的に分解された特定の電子特性を定量化するために像処理される。 （もっと読む）

【課題】空気によって少なくとも部分的に吸収される光を使用するよう設計され、かつ、より能率的なパージングシステムを有する、光学ツールのための方法を開発する。
【解決手段】試験体の測定のための方法において、該試験体の反射率測定データおよび分光偏光解析データを測定する工程と、該反射率測定データから、該試験体上に形成された窒化酸化物ゲート誘電体の厚さを判定する工程と、該厚さおよび該分光偏光解析データから、窒化酸化物ゲート誘電体の屈折率を判定する工程と、該屈折率から、該窒化酸化物ゲート誘電体の窒素濃度を判定する工程と、を含む。 （もっと読む）

【課題】半導体ウェーハのエッジ部の破壊強度の評価において、測定結果のバラツキを低減して、精度の良い評価を実施できる方法及び装置を提供することを目的とする。
【解決手段】半導体ウェーハのエッジ部の破壊強度を評価する方法であって、前記評価する半導体ウェーハの所定の結晶方位に対応するエッジ部に荷重を付与して、前記半導体ウェーハのエッジ部の破壊強度を評価することを特徴とする半導体ウェーハの評価方法及び半導体ウェーハの評価装置。 （もっと読む）

【課題】本発明は、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供する。
【解決手段】本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置１０である。半導体検査装置１０は、ステージ２と、プローブ４と、テスタ部８と、光検出部５と、発光解析部６と、主制御部７と、異常判定部９とを備えている。光検出部５は、光学的なスクリーニングを行なうために、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。異常判定部９は、テスタ部８で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部６で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。 （もっと読む）

【課題】薄膜の応力・歪測定およびRHEEDによる構造解析を同時に行なえる、非固定式通電加熱ホルダーを提供すること。
【解決手段】ホルダー本体と、ホルダー本体に電気的に絶縁した状態で固定設置されている2個の試料設置台座と、試料設置台座に対応して設けられ、電極間に試料をフックした上で前記試料を通電加熱可能な2個の電極と、前記2個の電極の位置を、前記試料設置台座に対して垂直方向に摺動自在に保持する電極保持手段と、2個の試料設置台座に対応して設けられ、かつ前記ホルダー本体と電気的に接地されており、前記ホルダー本体が下向きにされた際に、前記試料の重力落下を防止し、同時に前記試料と電気的に接続される爪を備えた2個のアース板から構成される。 （もっと読む）

【課題】半導体装置の特性がウエハ上の位置に応じて変動する場合においても、半導体装置の不良品を高い精度で検出できるようにすること。
【解決手段】スクリーニング方法は、ウエハに含まれる複数の半導体装置のそれぞれの電気的特性値を測定する工程と、前記ウエハ上における前記複数の半導体装置のそれぞれの位置情報を取得する工程と、前記複数の半導体装置の電気的特性値の変動のうちの前記ウエハ面上で相対的に緩やかに変動する成分を、前記複数の半導体装置のそれぞれの電気的特性値から差し引いて、前記複数の半導体装置のそれぞれの電気的特性値を補正する工程と、前記補正後の電気的特性値の分布を前記複数の半導体装置に対して生成する工程と、前記分布に基づいて、前記補正後の電気的特性値が外れ値となる半導体装置を前記複数の半導体装置の中から検出する工程と、を含む。 （もっと読む）

【課題】評価用ＴＥＧにおいて、ビアエッチングによる層間膜換算におけるオーバーエッチング量を数値化する。
【解決手段】第１の層間絶縁膜１２上の、ＶＩＡ実寸測定用パターン２の形成領域には下部配線を設けずに、ＶＩＡ抵抗測定用パターン４の形成領域には下部配線１４を設け、この上に第２の層間絶縁膜１６を生成する。この第２の層間絶縁膜１６に、エッチングによりビアホール２０ａを形成した後、導電性部材を堆積させてビアＴＥＧ２０を形成する。下層に下部配線１４が配置されたビアＴＥＧ２０（２０４）のビアホール深さｂと下層に下部配線１４が配置されないビアＴＥＧ２０（２０２）のビアホール深さａとの比からオーバーエッチング率（量）を演算する。 （もっと読む）

【課題】半導体基板の金属汚染評価をＤＬＴＳ法によってより一層高感度に行うための手段を提供する。
【解決手段】半導体試料上の半導体接合に対して空乏層を形成するための逆方向電圧Ｖ_Rと該空乏層にキャリアを捕獲するための弱電圧Ｖ₁とを交互かつ周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第一のＤＬＴＳスペクトルを得て、又上記半導体接合に対して、上記Ｖ_Rを周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第二のＤＬＴＳスペクトルを得て、第二のＤＬＴＳスペクトル、または第二のＤＬＴＳスペクトルを直線ないし曲線近似して得られたスペクトルを補正用スペクトルとして、該補正用スペクトルと前記第一のＤＬＴＳスペクトルとの差分スペクトルを得る。前記差分スペクトルを評価用ＤＬＴＳスペクトルとして用いる。 （もっと読む）

【課題】半導体基板内又は基板上に形成された構造内の埋込ボイドを検出するための方法を提供する。
【解決手段】構造を形成するための少なくとも１つの処理ステップを実施する工程と、基板の質量Ｍ_１を測定する工程と、熱処理を実施する工程と、基板の質量Ｍ_２を測定する工程と、前記実施した熱処理の前後で測定した基板の質量の差を計算する工程と、前記質量の差を所定値と比較することにより、前記構造内の埋込ボイドの存在を推測する工程とを含む。 （もっと読む）

【課題】 ３次元集積化構造中の不良を超音波スキャンによって検出することであって、シリコンウエハなどのボードに配列されているシリコン貫通配線（ＴＳＶ）においてプロセス中に発生してしまう可能性のあるボイドの存在を非破壊的に検出すること。
【解決手段】 ボード面にわたって超音波スキャンをすると、（はんだ）バンプ等が物理的な遮蔽物として超音波を散乱させてしまい、超音波スキャンによる測定を妨げてしまう。そこで、これら複数のＴＳＶの中から、テスト要素グループ（ＴＥＧ）に属する単数または複数のＴＳＶを選び出すにあたって、物理的な遮蔽物を少なく存在するように選び出す。 （もっと読む）

【課題】半導体素子におけるラッチアップによる不良の特定を容易に行なう。
【解決手段】時間分解能を有するエミッション顕微鏡を用いた半導体素子の検査方法において、検査される半導体素子に電圧パルスを印加する工程と、前記電圧パルスが印加された状態における前記半導体素子より、放出されるフォトンを経過時間ごとに検出する工程と、前記半導体素子がオフ状態からオン状態となった後のオン状態の時間において、前記フォトンが検出されているか否かを判断する工程と、を有することを特徴とする半導体素子の検査方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】熱処理機構を用いて基板を所定の温度に熱処理する熱処理装置において、前記熱処理機構の温度を適切に校正する。
【解決手段】温度校正装置の温度検査治具１０は、熱処理板上に載置される被処理ウェハ７０と、被処理ウェハ７０上に設けられ、温度変化に応じて抵抗値が変化する４つの測温抵抗体７１と、被処理ウェハ７０上に設けられ、測温抵抗体７１と電気的に接続され、且つ被処理ウェハ７０の温度計測時に接触子が接触する８つのコンタクトパッド７２とを有している。８つのコンタクトパッド７２は、被処理ウェハ７０の周縁部に沿って連続して配置されている。温度校正装置の制御部では、コンタクトパッド７２と接触子を介して測定される測温抵抗体７１の抵抗値に基づいて被処理ウェハ７０の温度を計測し、さらに当該計測された被処理ウェハ７０の温度に基づいて熱処理板の温度を調節する。 （もっと読む）

【課題】熱処理機構を用いて基板を所定の温度に熱処理する熱処理装置において、前記熱処理機構の温度を簡易な方法で適切に校正する。
【解決手段】温度校正装置の温度検査治具１０は、熱処理板上に載置される被処理ウェハ７０と、被処理ウェハ７０上に設けられた複数のホイートストンブリッジ回路７１とを有している。ホイートストンブリッジ回路７１は、温度変化に応じて抵抗値が変化する４つの測温抵抗体７２と、接触子４１が接触する４つのコンタクトパッド７３と有している。温度校正装置の制御部では、ホイートストンブリッジ回路７１が平衡状態となるように、すなわちホイートストンブリッジ回路７１のオフセット電圧がゼロになるように、熱処理板の温度を調節する。 （もっと読む）

【課題】半導体チップにゲッタリング性能を付与するために、チップに適用される樹脂膜のゲッタリング性能を、簡便に評価しうる方法を提供する。
【解決手段】ゲッタリング性能を評価する対象の樹脂膜をシリコンウエハの片面に形成する工程、該樹脂膜を硬化してシリコンウエハとの積層体を形成する工程、該積層体を金属イオンで汚染する工程、汚染後の該樹脂をエッチングする工程、該エッチングに用いた液の回収液と純水とで金属イオン濃度測定用試料を調整する工程、および該試料をＩＣＰ−ＭＳ等により含有金属元素量の定量を行う工程を含む。 （もっと読む）

【課題】本発明は、半導体素子の故障解析方法及び故障解析装置に係り、故障箇所を位置精度よく特定して解析することにある。
【解決手段】コントローラに、半導体素子への電力供給により該半導体素子の裏面から発せられる光を撮像手段にて検出させることにより該半導体素子の故障箇所を特定させる。次に、半導体素子の表面電極側に配置された圧痕用プローブを該半導体素子の表面電極に接触させ、かかる状況において、半導体素子の表面電極側から該表面電極へレーザを走査照射した場合に得られる走査位置と電流量との関係を示した電流像に基づいて、半導体素子の表面電極上で圧痕用プローブが接触する接触箇所を特定させる。そして、半導体素子上で特定した故障箇所と接触箇所との位置ズレ量に基づいて、圧痕用プローブを前記半導体素子の表面電極に接触させる位置を変更させる。 （もっと読む）

【課題】パターニング前工程にて半導体製造基板の歩留りへの影響を受けず、ＳＥＭレビューを可能とする半導体装置の製造方法及び洗浄装置を提供する。
【解決手段】製造装置３０ａにて所定の製造処理が施されたウェハＷは、検査装置１０にて欠陥が検査された後、評価装置２０に搬送される。評価装置２０では、検査装置１０にて検出された欠陥がＳＥＭレビューされる。そのＳＥＭレビューされたウェハＷは、洗浄装置４０に搬送され、その表面に有機溶剤が塗布されて洗浄される。その洗浄後のウェハＷは、製造装置３０ｂに搬送され、次工程の製造処理が施される。 （もっと読む）

【課題】絶縁ゲート型電界効果トランジスタを製造する途中で、絶縁ゲート型電界効果トランジスタに悪影響を与えるチャージアップが生じているのを検出することができる半導体装置製造工程におけるチャージアップ検出方法を提供する。
【解決手段】絶縁体１０上の半導体層１２に、素子分離領域１８によって素子分離された絶縁ゲート型電界効果トランジスタ用の第１の活性層１６と検出素子用の第２の活性層１６とを形成し、前記第１の活性層と第２の活性層上に第１および第２の絶縁膜２２をそれぞれ形成し、少なくとも第１および第２の絶縁膜２２上に第１および第２の導体２４をそれぞれ形成し、第１および第２の導体２４に電荷が供給される処理を行い、その後、第２の活性層１６の形状を検出する。 （もっと読む）

【課題】 従来特許の方法ではシリコンウェーハの破壊強度の評価が極めて困難になり、評価法の改善が求められてきた。
【解決手段】 半導体ウェーハの衝撃強度を評価するための装置であって、少なくとも、打撃物質と、該打撃物質を任意の所望の高さから落下させるための落下手段と、半導体ウェーハである試料を、ウェーハの径方向が前記打撃物質の落下方向と等しくなるように支持する押さえ手段とを具備し、前記押さえ手段により前記試料を、ウェーハの径方向が前記打撃物質の落下方向と等しくなるように支持した状態で、前記落下手段により前記打撃物質を前記所望の高さから前記試料のエッジ部に向けて落下させることができるものであることを特徴とする半導体ウェーハ評価装置。 （もっと読む）

【課題】測定対象物上に薄膜が形成されている場合でも、測定対象物の温度を従来に比べて正確に測定できる温度測定方法を提供する。
【解決手段】光源からの光を、基板上に薄膜が形成された測定対象物の測定ポイントまで伝送する工程と、基板の表面での反射光による第１の干渉波と、基板と薄膜との界面及び薄膜の裏面での反射光による第２の干渉波を測定する工程と、第１の干渉波から第２の干渉波までの光路長を算出する工程と、第２の干渉波の強度に基づいて、薄膜の膜厚を算出する工程と、算出した薄膜の膜厚に基づいて、基板の光路長と算出した光路長との光路差を算出する工程と、算出した光路差に基づいて算出した第１の干渉波から第２の干渉波までの光路長を補正する工程と、補正された光路長から測定ポイントにおける測定対象物の温度を算出する工程と、を備える。 （もっと読む）

【課題】半導体記憶装置のトンネル絶縁膜の電荷分布を評価することが可能な半導体記憶装置の評価方法を提供する。
【解決手段】半導体記憶装置の評価方法は、浮遊ゲート型の半導体記憶装置の評価方法である。時間の対数の変化に対する前記半導体記憶装置のメモリセルの閾値電圧Vtの変化率に、ε*Cr*2k/Tox/qを乗じる。なお、εはトンネル絶縁膜の誘電率であり、Crは前記メモリセルのカップリング比であり、Toxは前記メモリセルのトンネル酸化膜の膜厚であり、kは電荷がデトラップする時の存在確率の減衰率でありk=(2mE/(h/2π)²)^0.5と表され、mは電子の質量、 Ｅは前記トンネル絶縁膜のトラップのエネルギー準位、ｈはプランク定数、πは円周率である。これにより、前記メモリセルのトンネル絶縁膜中の電子濃度分布を求める。 （もっと読む）