【課題】評価環境を簡易化し、評価の効率化を図ることができる評価基板を得る。
【解決手段】評価基板１はパワーモジュール２を評価するために用いられる。パワーモジュール２は、パワー半導体装置３と、パワー半導体装置３の特性を検出する温度検出部４及び電圧検出部５とを有する。評価基板１の１枚の基板７に、電源回路８、フォトカプラ駆動回路９、及び表示部１０が設けられている。電源回路８はパワーモジュール２に電力を供給する。フォトカプラ駆動回路９はパワー半導体装置３を駆動する。表示部１０は温度検出部４及び電圧検出部５から入力した検出信号を表示する。 （もっと読む）

【課題】ＴＤＲ検査を安価な構成で実現できるＩＣチップを得ること。
【解決手段】ＩＣチップは、ＴＤＲ（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップであって、クロック信号を生成するクロック生成部と、前記クロック信号をトリガとしてパルスを発生して検査対象へ出力するパルス発生部と、前記クロック信号を逓倍して逓倍クロック信号を生成する逓倍部と、前記逓倍クロック信号に同期して、前記検査対象からの反射信号をＡ／Ｄ変換して反射データとしてサンプリングするＡ／Ｄコンバータと、前記サンプリングされた反射データを記憶するメモリと、外部から読み出しコマンドを受け、前記読み出しコマンドに応じて前記メモリに記憶された反射データを外部に出力する通信制御部とを備えている。 （もっと読む）

【課題】検査プログラムと製品プログラムを別々に記憶することにより、検査プログラムによる効率のよい検査を可能としながら、製品プログラムに対する検査も行えるようにする。
【解決手段】基板検査装置（基板チェッカ）２０は、検査プログラムを記憶した検査用メモリ３２を備える。基板チェッカ２４に接続される検査対象基板２０は、製品プログラムを記憶した製品用メモリ３１を備える。基板チェッカ２４の検査制御部３３は、検査時に検査対象基板２０のＣＰＵ２３と製品用メモリ３１とを結ぶラインを遮断し、ＣＰＵ２３と検査用メモリ３２とを結ぶラインを形成する。検査対象基板２０において動作するプログラムが製品プログラムから検査プログラムに切り替わり、検査プログラムによる基板の検査が行われる。 （もっと読む）

【課題】シリアルデータをパラレルデータに変換することによりトレース量がそれほど多くないロジックアナライザなどのテストデータ収集部でも十分なデータを収集できるようにするとともに、トレースデータの解析の一部をデータ収集中にリアルタイムで行うことにより、最終的な解析時間を大幅に短縮できるＪＴＡＧテストシステムを提供すること。
【解決手段】TAPコントローラとクロックに同期してテストデータ収集を行うテストデータ収集部とＪＴＡＧ解析ソフトウェア処理実行部とを含むＪＴＡＧテストシステムであって、TAPコントローラとテストデータ収集部の間に、TAPステート解析をリアルタイムで実行するTAPステート解析処理部を設けたことを特徴とするもの。 （もっと読む）

【課題】チップ内部の多観測点における波形を高速かつ高精度に取得できる信号波形測定装置を提供する。
【解決手段】ＩＣチップ上に設けられ、その上の複数の検出点の信号波形を測定するマルチチャンネルの信号波形測定装置１０２が提供される。複数の信号検出フロントエンド回路３０は複数の検出点３３に対応して設けられ、イネーブルタイミング信号に基づいて各検出点の電圧を緩衝増幅した後、緩衝増幅した電圧を各参照電圧と比較してその比較結果を２値デジタル出力信号にデジタル化して出力する。マルチプレクサ３６は各信号検出フロントエンド回路３０からの２値デジタル出力信号を時分割多重化して多重化デジタル出力信号を出力する。データ処理ユニット４０はマルチプレクサ３６から出力される多重化した２値デジタル出力信号の所定値の数を計数することにより上記検出された各検出点３３の検出電圧についての判定出力確率を算出して出力する。 （もっと読む）