【課題】メモリーに対するアクセス効率の向上を図ったテスト信号生成装置を提供する。
【解決手段】ホストコントローラ２００は、第１メモリー２３０に対する第１リード要求と、第２メモリー２４０に対する第２リード要求と、リフレッシュ要求とを発行し、リクエストメモリー２１０に格納すると共に、第１メモリー２３０、第２メモリー２４０から読み出されたデータに基づいてテスト信号を生成する。メモリーコントローラー２２０は、第１メモリー２３０、第２メモリー２４０の状態と、リクエストメモリー２１０に格納されている情報に基づき、第１メモリー２３０、第２メモリー２４０からのデータの読み出しの制御と、それぞれのリフレッシュ動作の制御を行う。 （もっと読む）

【課題】通常モードでの動作及びスキャンテストモードでの動作のいずれにおいても適切なタイミングで動作する半導体集積回路を提供する。
【解決手段】フリップフロップの基本回路３０と、実働クロックの入力とスキャンテスト用クロックの入力とを排他的に出力端子に接続するセレクタ回路３２とを含み、基本回路３０のクロック端子ＣＫｉｎにセレクタ回路３２の出力端子が接続されている回路を分割できない回路ブロック１０２として、回路ブロック１０２を組み合わせることによって半導体集積回路を構成する。 （もっと読む）

【課題】演算処理回路のＡＣスペックが規定されている場合において、要求スペックを満足させるのみならず、故障検出率の低下を防止することができるスキャンテスト機能を有する半導体集積回路の設計方法を提供する。
【解決手段】演算処理回路を構成する複数の論理回路ブロックの各々に対応して設けられた複数のフリップフロップを互いに直列接続してスキャンチェーンを構成し、スキャンチェーンの入力端子から供給されるテスト入力データに応じて論理回路ブロックの各々から出力されるテスト出力データをスキャンチェーンの出力端子より抽出するスキャンテスト回路を含む半導体集積回路の設計方法であり、演算処理回路のロジック入力端子に接続された入力側初段のフリップフロップをスキャンチェーンの初段に設定するステップと、演算処理回路のロジック出力端子に接続された最終出力段のフリップフロップをスキャンチェーンの最終段に設定するステップと、自動テストパターン生成ツールを用いてスキャンテスト回路の他の回路構成を自動生成するステップと、を含む。 （もっと読む）

【課題】データ構造が異なる複数種類のパターンデータが用いられる場合であっても、動作速度の低下及び回路規模の大幅な増大を招くことなく所望のパターンを発生することができるパターン発生装置等を提供する。
【解決手段】パターン発生装置１は、２個の入力ポート１２ａ，１２ｂを介して同時に書き込みが可能なメモリ１２と、ライトデータＷＤ１が連続する第１データ構造のパターンデータを２個のデータ群に分割した第２データ構造である場合には入力ポート１２ａ，１２ｂの双方を介した書き込みを行うことにより第２データ構造を第１データ構造に変換したパターンデータをメモリ１２に書き込む書き込み制御部１１と、メモリ１２から読み出されるパターンデータに基づいてパターンＰ１を生成するパターン生成部１５とを備える。 （もっと読む）

【課題】自動生成されたソースコードの形態を容易に把握でき、入力シートとユーザーが編集した後のソースファイル相互間のテスト条件の同一性が保証され、テストプログラムの編集やデバッグの作業効率を高めることができるテストプログラム開発装置を提供すること。
【解決手段】セル単位でテスト条件が入力される表計算様式の入力シート１と、ソースファイルを表示するテキストエディタ画面３が同一画面上に表示される表示部９０と、これら入力シートとテキストエディタ画面の相互間で一方の編集内容を他方に反映させるイベント監視部３０、を設けたことを特徴とするもの。 （もっと読む）

【課題】能率の良い試験管理が可能な試験管理システムを提供する。
【解決手段】管理側装置１１は依頼手段１１１により、ネットワーク１２を介して試験実施側装置１０に試験依頼すると、試験実施側装置１０は、依頼受付手段１０１にて依頼を受け付け、試験計画作成手段１０２にて試験依頼に基づいた試験計画を作成する。さらに、試験計画に基づいて実施された試験の試験結果を試験結果入力手段１０３にて入力する。管理側装置１１は閲覧手段１１２により、その試験計画や試験結果をＷｅｂブラウザで閲覧することで、試験の進捗状況を随時把握する。 （もっと読む）

【課題】半導体集積回路の各素子レベルでのトグル回数を平準化するバーンインテストパターンを生成する平準化工程を含む半導体集積回路の検査方法の提供。
【解決手段】本発明による半導体集積回路の検査方法は、前記半導体集積回路のバーインテストを行うためのバーンインテストパターンを生成するバーンインパターン生成工程を含み、該バーンインパターン生成工程は、前記半導体集積回路の各素子レベルでのトグル回数を平準化する平準化バーンインテストパターンを生成する平準化工程を含むことを特徴とする。 （もっと読む）

【課題】 半導体集積回路ＬＳＩが高速化、微細化するにつれて増えてきた遅延故障を簡易に検査することを可能とする遅延測定回路を提供する。
【解決手段】 スキャン回路に遅延素子２４、ディレイモード用セレクタ２５を備えたディレイラインを設け、テスト時のモードをセレクタ２５のディレイモードイネーブルＤＥに“１”を設定してディレイ測定モードにする。このディレイラインにデータ遷移を入力し、キャプチャクロックによりディレイラインの値をレジスタに取り込むことにより、ディレイラインの状態を取得する。このデータをシフトしていくことによりスキャンアウト端子ディレイ値を算出し、動作周波数の遅延を測定することができる。 （もっと読む）

【課題】 本来のパルス幅のラウンチクロック及びキャプチャクロックをタイミング制約に応じて発生することにより、確実な遅延故障テストを可能にする。
【解決手段】 相互に異なる周波数のクロックで動作する複数のフリップフロップと、前記フリップフロップに供給するクロックの元となる発振出力を出力する発振器１と、遅延故障テスト用の制御データを記憶する記憶部１７と、前記発振器の発振出力を用いて、前記遅延故障テストに用いるラウンチクロック及びキャプチャクロックを前記制御データに基づいて生成するものであって、前記フリップフロップを動作させるクロックの周期に対応したパルス幅の前記ラウンチクロック及びキャプチャクロックを生成するパルス制御部１１とを具備したことを特徴とする。 （もっと読む）

【課題】特殊なハードウェアの特殊な設計、実装およびメンテナンスの必要性をなくし、自動製品試験ソリューションの製品化までの時間およびコストを削減する。
【解決手段】まず、自動試験装置（ＡＴＥ：Automated Test Equipment）ディジタル・チャンネル上の被試験デバイス（ＤＵＴ）クロックのディジタル出力を、キャプチャする。次いで、クロック信号が隣接するＡＴＥチャンネル上でキャプチャされている間に、ＤＵＴのＮＲＺ出力データをキャプチャする。次いで、ディジタルクロック信号を、周波数スペクトルが生成されるように解析する。このスペクトルから、そのクロックの周波数および位相を計算する。このクロック周波数から、キャプチャされたデバイスサイクルの数を決定する。このクロックの位相から、キャプチャされたデータは、どのデバイスサイクルがオーバーサンプルされているか決定するために、クロックデータと合わせられる。 （もっと読む）

【課題】 フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようにテストベクトル集合の変換を行う変換装置等を提供する。
【解決手段】 フルスキャン順序回路に対するテストベクトル集合を変換する変換装置４００であって、テストベクトル集合の各テストベクトルからドントケアとできるドントケアビットを特定するために、所定の制約条件であって論理回路における入出力関係に基づく条件によりドントケアビットにしてもよい候補ビット、及び、ドントケアビットにしてはならない固定ビットを設定する設定部４０２と、前記設定部４０２により特定されたドントケアビットを含むテストキューブに対して、複数のビットペア間の関係を考慮して、論理値をドントケアビットに決定する論理値決定部４０４とを備える。 （もっと読む）

【課題】テストデータ発生器、テストシステム及びテスト方法を提供する。
【解決手段】テストデータ発生器２００は、ＨＳＩサンプルデータ生成器２１０及びノイズ注入ブロック２２０を備える。ＨＳＩサンプルデータ生成器２１０は、受信した低速の並列テストデータを直列に結合して、位相が互いに逆になる高速の第１テスト入力信号ＴＸＰ及び第２テスト入力信号ＴＸＮを生成する。ノイズ注入ブロック２２０は、第１ノイズ注入ブロック２２０−１と第２ノイズ注入ブロック２２０−２を備え、それぞれ第１テスト入力信号ＴＸＰに所定のノイズを印加した第１テストノイズ信号ＲＸＰ及び第２テスト入力信号ＴＸＮに所定のノイズを印加した第２テストノイズ信号ＲＸＮを生成する。このテストデータ発生器２００は自動テストシステムに利用できる。 （もっと読む）

本発明の同軸ケーブルユニットは、電源により発生された電流をデバイスに供給する同軸ケーブルユニットであって、第１の内部導体、及び第１の内部導体の周囲に絶縁体を介して設けられた第１の外部導体を有する第１の同軸ケーブルと、第２の内部導体、及び第２の内部導体の周囲に絶縁体を介して設けられた第２の外部導体を有する第２の同軸ケーブルとを備え、第１の内部導体及び第２の外部導体は、電源からデバイスの方向に電流を流し、第１の外部導体及び第２の内部導体は、デバイスから電源の方向に電流を流す。 （もっと読む）