説明

Fターム[4M118DB09]の内容

固体撮像素子 (108,909) | 駆動・転送方法 (2,117) | 転送クロック (2,002) | クロック幅、タイミング (961)

Fターム[4M118DB09]に分類される特許

201 - 220 / 961


【課題】 ハードウェアによる対策や出力信号に対する信号処理を行うことなく、光漏れにより生じる輝度段差の画質への影響を軽減する。
【解決手段】 奇数ライン目(偶数ライン目)のフィールドの読み出し順を固定し、偶数ライン目(奇数ライン目)のフィールドの全ての読み出し順を変えて読み出した電荷に基づく信号に対してローパスフィルタ処理を行う。このように、光漏れによる横縞の空間周波数が高くなるように、読み出すフィールドの順番を変えることによって、読み出し順が隣り合うフィールド間の輝度の差を、読み出し順を変えない場合よりも小さくすることができる。 (もっと読む)


【課題】イメージセンサー及びその動作方法を提供する。
【解決手段】複数のピクセルを含むピクセルアレイを備え、複数のピクセルのそれぞれは、入射光のエネルギーによって電圧−電流特性が変化し、入射光のエネルギーにより決定される感知電流を生成する光感知部、複数のピクセルのうち少なくとも一つのピクセルをリセットするリセット信号によって活性化して基準電流を生成するリセット部、及び感知電流及び基準電流を電圧に変換して感知電圧及び基準電圧を生成する変換部を備えるイメージセンサー。 (もっと読む)


【課題】露光領域から遮光領域へのブルーミングを抑制する。
【解決手段】画素が垂直方向と水平方向に2次元配列され、露光領域と遮光領域とを備える画素アレイ部11を有する、ローリングシャッタ方式のイメージセンサにおいて、制御部14は、画素アレイ部11において、露光領域と遮光領域との境界と平行に並ぶ画素列であって、境界を含む複数の画素列である境界画素列のアドレスを設定し、アドレスが設定された境界画素列に、所定の時間間隔でシャッタを行わせる。本発明は、例えば、CMOSイメージセンサに適用することができる。 (もっと読む)


【課題】画質の低下を抑えたグローバル動作が可能な固体撮像素子を得られるようにする。
【解決手段】固体撮像素子は、行列状に配置され、それぞれが受光量に応じた電気信号を出力する複数の画素を有する画素回路1と、列ごとに設けられ、対応する列の複数の画素から出力される電気信号を順次転送する複数の列信号線と、列ごとに設けられ、対応する列の列信号線を通して画素から転送された電気信号を保持する第1の保持回路2と、第1の保持回路2からの出力信号を保持する第2の保持回路5とを有している。 (もっと読む)


【課題】フレームレートを高めつつ、スミア段差の発生を防止する。
【解決手段】画素部は、切出領域301とそれ以外の不要領域302とに区画されている。画素部では、行毎に、第1配線104および第2配線105の両方または一方が設けられている。不要領域302では、画素毎に設けられたゲート電極103が、行毎に設けられた第1配線104に行単位で共通に接続されている。切出領域301では、画素毎に設けられたゲート電極103が、行毎に設けられた第2配線105に行単位で共通に接続されている。 (もっと読む)


【課題】リセット用トランジスタから光電変換素子の方へ漏れる電流の影響を小さくすることが出来る半導体装置およびその駆動方法を提供する。
【解決手段】リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線を有する半導体装置において、リセット用トランジスタのゲート端子はリセット信号線に接続されており、光電変換素子の一方の端子は、ダイオード側電源線と電気的に接続されており、他方の端子は、リセット用トランジスタを介してリセット側電源線と接続されており、リセット用トランジスタが非導通状態のときに、リセット側電源線の電位をダイオード側電源線の電位に近づける。 (もっと読む)


【課題】高感度の信号と低感度の信号を1走査期間の時間ずれを起こさず、正確に合成して高画室の画像信号を得る。
【解決手段】固体撮像装置30は、画素アレイ部31の走査の単位期間をHとするとき、画素アレイ部31の各画素40から信号を読み出す読み出し行を戻す動作や進める動作を1Hごとに行い、かつs×H(sは2以上の整数)期間内にその両方を行って、結果的にs×H期間に1行進める垂直走査手段32と、画素アレイ部31の1画素列に対して1個のカラム回路が配置されたカラム回路群33とを具備する。 (もっと読む)


【課題】CMOSイメージセンサにおいて、単位画素のフォトダイオードの光感度を下げ、ダイナミックレンジを拡大する。
【解決手段】CMOSイメージセンサにおいて、単位画素1(m,n) のフォトダイオードPDに、二つの読出しトランジスタREAD1,READ2 を接続する。一方の読出しトランジスタREAD1は信号読出し用のゲートであり、他方の読出しトランジスタREAD2 は余剰電荷排出用のゲートである。信号電荷量の少ない時は、余剰電荷排出用のゲートをオンせずに、フォトダイオードに蓄積された信号を全て読み出す。また、信号電荷量が多い時は、信号読出し用のゲートと余剰電荷排出用のゲートを交互にオンする。 (もっと読む)


【課題】CMOS撮像装置において、耐ノイズ性に優れた信号取得方法を提供する。
【解決手段】撮像部から垂直信号線を介して出力された画素信号に基づき、信号変換部100において、搬送信号を周波数変調もしくは位相変調して、被変調波を生成する。AD変換部120は、信号変換部100で生成された被変調波を使用して、パルスカウント処理にてAD変換処理を効率的に行なう。撮像部で検出した画素信号を電圧モードや電流モードの画素信号で出力側に伝送するのではなく、周波数に関わる被変調信号に変換して伝送するので耐ノイズ性が良好である。AD変換用のカウント処理に使用されるカウンタクロックやゲート信号をAD変換処理部まで配線する場合でも、カウンタクロックやゲート信号の周波数を低くする仕組みを採ることが容易であり、この配線の引回しに起因した雑音や消費電力の問題を低減することが容易に実現できる。 (もっと読む)


【課題】光電変換素子(フォトダイオード)のバイアス依存性を排除することができる光電変換回路及び光電変換素子を提供する。
【解決手段】 第1制御ラインL1と第2制御ラインL2との間に光電変換素子PDとダイオード素子Dとを互いに逆方向にかつ直列に接続する。ダイオード素子Dを順方向にバイアスすることで光電変換素子PDのカソード・アノード間に所定の電圧を与える。これによって、複数の光電変換素子PDには所定の電圧が与えられ、複数の光電変換素子のバイアス依存性を排除する。 (もっと読む)


【課題】ビデオの場合、30フレーム/秒で撮像し、一方ピクセルアレイ全体もサンプリング可能とする。
【解決手段】画像センサは、(a)複数の垂直シフトレジスタ、(b)第1のHCCD400、第1のHCCDから電荷を受け取る第2のHCCD410、(c)第1と第2のHCCDの間に配置され、第1と第2のHCCDの転送チャネルを1つおきに接続する転送ゲート、を有する。また、(d)第1と第2のHCCDに対して複数の読み出しモードを提供し、フル解像度読み出しモードでは、複数の転送ゲートの1つおきのゲートにクロックを供給して、各HCCDの各電荷パケットを読み出し、低解像度モードでは、各転送ゲートに隣接するゲートを一定電圧に保持し、残りのゲートにクロックを供給して、各HCCDにおいて2つの列の同じ色の電荷パケットを加算して、フル解像度読み出しモードと比較して半数の電荷パケットを読み出す。 (もっと読む)


【課題】カラムAD変換を行う際に、撮像画像の縦横のバランスを維持しつつフレームレートの向上を図る。
【解決手段】カラムAD変換方式を採るCMOSイメージセンサ10Aにおいて、水平間引き読出しモードでは、信号の読出しを行うRG画素列V0に属する垂直信号線18と、信号の読出しを行わないRG画素列V2に属する垂直信号線18とをスイッチ321によって短絡する。これにより、RG画素列V0の画素20から読み出された信号はRG画素列V0の比較器141とRG画素列V2の比較器141とに比較対象入力として与えられる。そして、RG画素列V0の比較器141には参照信号1を、RG画素列V2の比較器141には参照信号2をそれぞれ比較基準入力として与え、これら2つの比較器141,141において比較動作を並行して行うことでAD変換時間の短縮を図る。 (もっと読む)


【課題】選択可能な複数の解像度レベルにおいて作動可能なセンサアレイを提供することである。
【解決手段】センサアレイは、複数の画素と第1および第2ビデオラインと複数の中間回路を備え、中間回路はそれぞれ複数の画素におけるそれぞれの画素に電気的に接続され、第1および第2ビデオラインの両方に電気的に接続される。また、センサアレイの解像度を変更する方法において、アレイは第1および第2ビデオライン、複数の画素、および複数の中間回路を含み、方法は、各中間回路をそれぞれの画素および第1および第2ビデオラインに電気的に接続する工程と、第1モードにおいて、信号を1つの画素から複数の中間回路のそれぞれの中間回路を通って第1ビデオラインへ送信する工程と、第2モードにおいて、信号を1つの画素から複数中間回路のそれぞれの中間回路を通って第2ビデオラインに送信する工程を備える。 (もっと読む)


【課題】画素内の電荷転送を容易にし、蓄積電荷量の向上や感度の向上を図れ、撮像性能を向上させることが可能な画素回路、固体撮像素子、およびカメラシステムを提供する。
【解決手段】光電変換素子111と、ソースフォロアー回路114と、光電変換素子111で生成した電荷を、ソースフォロアー回路の入力ノードに転送する転送トランジスタ112と、ソースフォロアー回路を通して生成された電荷に応じた信号を読み出す読み出し系と、を有し、読み出し系は、ソースフォロアー回路の入力ノードを浮遊状態として、転送トランジスタをオンさせて信号電荷を入力ノードに転送し、転送トランジスタをオフさせてソースフォロアー回路の出力ノード電位を検知して出力信号を読み出す機能を含み、さらに転送トランジスタがオンした際に、ソースフォロアー回路の出力変調度を一時的に低下させる出力変調度制御機能部180を含む。 (もっと読む)


【課題】受光部と配線層とによって形成される画素パターンが不均一パターンであり、出力感度が高い領域が存在することに起因する映像信号の周期的な画室劣化を低減し、画素出力信号の均一化を実現する。
【解決手段】マトリクス状に配置された受光部と、受光部同士の間隙に形成された配線層を有する撮像部と、撮像部の上方に配置されたカラーフィルタと、カラーフィルタの上方に配置されたオンチップレンズとを備えるCMOS型イメージセンサにおいて、受光部に対する配線層の配置が周期的に異なることに起因して同一規則で同一色が配された受光部間に生じる感度差に応じて、オンチップレンズの有効面積が小さくなるようにし、集光特性を抑制する。 (もっと読む)


【課題】撮像装置の光電変換特性における線形領域と対数領域との境界レベルおよび対数領域の傾きを検出することを可能にする。
【解決手段】遮光画素において、まずフローティングディフュージョン14からフォトディテクタ11へ電荷を注入する。次いで転送トランジスタ12をオフにして、フローティングディフュージョン14をリセット電位にし、その状態を所定の時間だけ保持する。その後、フローティングディフュージョン14をフローティング状態にしてから転送トランジスタ12をオンにし、フォトディテクタ11からフローティングディフュージョン14へ電荷を注入する。そのときのフローティングディフュージョン14の電位を読み出し回路25により取得する。 (もっと読む)


【課題】グローバルシャッタ撮像可能な固体撮像装置において、通常画素におけるメモリ部への漏れ込み光による漏れ信号の補正を可能にする。
【解決手段】グローバルシャッタが行える画素部内に配置され、少なくとも光電変換部PDと、光電変換部PDに隣接するメモリ部36を含む通常画素22と、画素部内に配置され、メモリ部36への漏れ込み光による画質劣化を補正する漏れ込み光補正用画素24とを有する。 (もっと読む)


【課題】ブルーミングを抑制することができる固体撮像装置を提供することを課題とする。
【解決手段】入射光に応じた電荷を生成して蓄積するための光電変換部と、電荷を蓄積するためのフローフィングディフュージョン部と、光電変換部に蓄積された電荷をフローフィングディフュージョン部へ転送するための転送トランジスタと、フローフィングディフュージョン部に蓄積された電荷に応じた電圧をリセットするためのリセットトランジスタと、光電変換部に電荷を蓄積中、転送トランジスタのゲートには電荷を転送する転送電位と電荷を非転送とする非転送電位との中間となる第1の電位を有するパルスを間欠的に印加し、リセットトランジスタのゲートにはフローフィングディフュージョン部の電圧をリセットするパルスの電位よりも低く、第1の電位よりも高い第2の電位を印加する駆動回路とを有する。 (もっと読む)


【課題】TFTと光電変換素子とを組み合わせた撮像装置において、ノイズ性能などの特性を低下させることなく、動作抵抗を変更できるようにする。
【解決手段】撮像装置は、動作抵抗が異なる複数の薄膜トランジスタT1,T2と、光電変換素子C11とをそれぞれ備える複数の画素と、複数の薄膜トランジスタの少なくとも1つを選択する選択部102と、光電変換素子で生成された電荷を選択部により選択された薄膜トランジスタを介して出力する信号配線S1とを備える。 (もっと読む)


【課題】全画素領域に亘る画素ごとのオフセット値をメモリに記憶しなくても、ソースフォロア回路が持つ閾値電圧分のオフセット値のバラツキを補正できるようにする。
【解決手段】ソースフォロア回路が持つ閾値電圧分のオフセット値のバラツキを補正するためのリセット動作を行う補正回路44Aを単位画素40Aごとに設ける。そして、この補正回路44Aによるリセット動作により、信号の読出しに先立って、蓄積ノードN11の電位をVref+Vthにリセットする。これにより、リセット動作後読出用トランジスタ42の閾値電圧Vth分のオフセット値がのった状態で蓄積ノードN11に対して信号電荷が蓄積されるため、信号の読出しの際にゲート入力電位Vinに含まれるオフセット値が読出用トランジスタ42の閾値電圧Vthと相殺される。 (もっと読む)


201 - 220 / 961