酸化物アイソレーション領域と光センサとの間に局在するハロゲンの豊富な領域を有する画素セルである。ハロゲンの豊富な領域はアイソレーション領域から光センサへの漏れを阻止し、それによって、イメージャ内の暗電流を抑制する。
（もっと読む）

画素セルは、電荷を生成する光電変換素子と、制御ゲートの制御下で光生成電荷を蓄積するゲート制御電荷蓄積領域とを含む。この電荷蓄積領域は、埋込みチャネルを有する単一ＣＣＤステージとすることができ、そのため効率のよい電荷転送および低い電荷損失を得ることができる。この電荷蓄積領域は、トランジスタのゲートに隣接している。トランジスタ・ゲートは光電変換素子に隣接し、制御ゲートと共に、光生成電荷を光電変換素子から電荷蓄積領域に転送する。
（もっと読む）

互いに直列に接続した２つのキャパシタを有するピクセルであって、これらの各キャパシタのキャパシタンスは周辺のキャパシタのキャパシタンスに近似しているが、直列キャパシタの実効キャパシタンスは、周辺のキャパシタの各々のキャパシタンスよりも小さくしたピクセルを提供する。直列接続されたキャパシタは浮動拡散領域に結合されて飽和状態中に浮動拡散領域からの“過剰”電荷を受けるようになっている。
（もっと読む）

ゲート構造の電気的活性部分から横方向にずらされている第一の導電型の表面層と、角度を持たせた注入により形成された第二の導電型の電荷収集領域とを備えたピンフォトダイオードが開示される。電荷収集領域の注入角度は、電荷収集領域が画素センサセルの転送ゲートの近傍短部とコンタクトがとられ、従って、ゲートオーバラップ領域及び望ましくないバリア電位を最小限に抑えるように調整することができる。
（もっと読む）

フローティング・ディフュージョン・ノードに付随するゲート・キャパシタを用いて、フローティング・ディフュージョン・ノードの蓄積容量を選択的に増やす画素セルが提供される。ゲート・キャパシタは、画素セルの他のゲートを形成するのに用いる同じ工程段階のときに同時に形成されてよい。蓄積ノードの固有容量だけで、低輝度条件下では十分であることがある。高輝度条件では、ゲート・キャパシタの選択的な起動がなされることになり、したがって蓄積ノードの容量が、ゲート・キャパシタによって提供される付加容量と合わせて増やされてよい。本発明では、電荷分配または遅れ出力信号の無い広いダイナミック・レンジと高い出力信号を生成する。このような画素セルを形成する方法は、ＣＭＯＳおよびＣＣＤ画像デバイス、ＣＭＯＳおよびＣＣＤ画像デバイス内、ならびにＣＭＯＳおよびＣＣＤ撮像素子の画素配列に応用することができる。
（もっと読む）

イメージセンサ画素は、垂直オーバーフロードレイン構造を有し、CMOSイメージセンサのノイズ発生原因となる、基板への電荷の拡散を防止する。追加の化学的機械的研磨ステップを用いることにより、マイクロレンズとシリコン表面間の距離を短くすることができ、光クロストークが抑制される。ある実施例では、Pエピタキシャル層を有するN型基板材料が使用され、垂直オーバーフロードレインが形成される。標準的なCMOS処理工程に、深Pwell注入工程が導入され、NwellとN型基板との間のラッチアップが防止される。Nwell／深Nwellの積層、およびPwell／深Pwellの積層によって、光ダイオードが形成され、特性が向上する。
（もっと読む）

付随するひずみシリコン層を備えるピクセルセルを有するイメージャである。ひずみシリコン層は電荷転送効率を増大し、残像を減少し、撮像デバイスにおける青感度を改善する。
（もっと読む）

本発明の実施例によれば、自動光制御と、相関二重サンプリング処理との双方を可能にするピクセルを提供する。このピクセルは、互いに別々に読出しうる第１及び第２の光変換装置を有する。第２の光変換装置は、例えば、光変換に適した領域及びドーピングプロファイルを有するピクセルの浮動拡散領域とすることができる。イメージセンサはピクセルのアレイを有し、これらピクセルのうちの幾つか又は全てが、２つの光変換装置を有し、イメージセンサは更に、ピクセルから信号を読出す周辺回路を有する。イメージセンサの読出し回路は、第２の光変換装置により発生された電荷をモニタリングして、第１の光変換装置からいつ信号を読出すかを決定しうるようにする。
（もっと読む）

本発明の実施形態は、画素セルを形成する方法と、その結果の画素セルを提供する。画素セルは、基板表面の所に形成した光変換デバイスと光変換デバイスに隣接するトランジスタである。トランジスタは、チャネル領域の上に位置するゲートを含む。ゲートは、ｎ＋ポリシリコンの仕事関数より大きな仕事関数を有する少なくとも１つのゲート領域を含む。チャネル領域は、各ゲート領域より下にそれぞれの部分を含む。チャネル領域の少なくとも一部分のドーパント濃度は、それぞれのゲート領域の仕事関数によって少なくとも部分的に決定される。
（もっと読む）

【課題】 サリサイド防止膜をエッチバックする際、ゲート電極側壁のスペーサが露出されて損傷を受けるのを防止することのできるＣＭＯＳイメージセンサの製造方法を提供すること。
【解決手段】 上部にゲート絶縁膜２１、ゲート電極２２、及びスペーサ２３が形成された半導体基板２０上に、スペーサ２３及びゲート電極２２を覆うようにバッファ層２４を形成し、バッファ層２４上にサリサイド防止膜２５を形成し、サリサイド防止膜２５上にＢＡＲＣ膜２６を形成し、ゲート電極２２上のサリサイド防止膜２５が露出するまでＢＡＲＣ膜２６をエッチバックした後、ゲート電極２２上のバッファ層２４が露出するまでサリサイド防止膜２５をエッチバックし、露出したバッファ層２４を除去してゲート電極２２の上面を露出させる。 （もっと読む）

赤色光、緑色光および青色光用の２画素検出方式を含むＣＭＯＳ結像デバイス。１つの画素が、赤色光および青色光を検出し、別の画素が緑色光を検出する。赤色および青色の検出は波長に基づき、またこのデバイスは、赤色／青色画素中で青色光の検出が浅い基板深さで行われ、赤色光の検出がより深い基板深さで行われるような構造になっている。この画素アレイは、赤色／青色画素が緑色画素に隣接し、赤色／青色画素と緑色画素とが交互に配列されるような構造になっている。本発明は、このような結像アレイおよび画素を形成する方法にも関する。
（もっと読む）

【課題】 フォトダイオードのリーク電流を低減する。
【解決手段】 ｐ型半導体層102内に形成されたｎ型半導体領域103を有するフォトダイオードと、フォトダイオードと隣接する素子との間に形成された素子分離絶縁膜104と、素子分離絶縁膜の下部に形成されたｐ型半導体層102よりも高濃度のチャネルストップ領域106と、素子分離絶縁膜上の一部に配線層105が形成されている光電変換装置において、配線層105が素子分離絶縁膜を挟んで対向する領域の少なくとも一部にチャネルストップ領域106よりも高濃度のｐ⁺暗電流低減領域を設けた。 （もっと読む）