【課題】高速動作を可能にする磁気メモリを提供する。
【解決手段】本実施形態の磁気メモリは、スピン注入書込みによって磁化の方向が不変の第１磁性層と、磁化の方向が可変の第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられたトンネル障壁層とを有する磁気抵抗効果素子と、前記磁気抵抗効果素子の前記第１および第２磁性層の一方の磁性層に電気的に接続された第１配線と、ソース／ドレインの一方が前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に接続された選択トランジスタと、前記選択トランジスタのソース／ドレインの他方に電気的に接続された第２配線と、前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に一端子が電気的に接続されたダイオードと、前記ダイオードの他の端子に電気的に接続された第３配線と、前記第３配線に電気的に接続されたセンスアンプと、を備えている。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】実施形態のアナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。 （もっと読む）

【課題】スピントルク注入ランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリ素子にデータを書込むための方法および装置を提供する。
【解決手段】さまざまな実施の形態に従うと、マルチレベルセル（ＭＬＣ）磁気メモリセルスタックは、第１の制御線に接続された第１および第２の磁気メモリ素子と、第２の制御線に接続されたスイッチング素子とを有する。第１のメモリ素子は並列に第２のメモリ素子と接続され、第１および第２のメモリ素子はスイッチング素子に直列に接続される。第１および第２のメモリ素子は、さらに、スタック内において、異なる、重ならない高さに配置される。プログラミング電流が第１および第２の制御線の間に流れて、第１および第２の磁気メモリ素子を、異なるプログラムされた抵抗に同時に設定する。 （もっと読む）

基板内にトレンチを形成することと、トレンチ内に導電性端子を堆積することと、トレンチ内に磁気トンネル接合（ＭＴＪ）ストラクチャを堆積することと、を含んでいる磁気トンネル接合デバイスを製造する方法が開示されている。ＭＴＪストラクチャは、固定された磁化方向を有する固定磁性層、トンネル接合層、および設定を変えられる磁化方向を有する自由磁性層を含んでいる。固定磁性層は、基板の表面に実質的に垂直に伸びるインターフェースに沿って導電性端子につながれる。導電性端子に隣接している自由磁性層は、デジタル値を格納するのに適した磁区を運ぶ。 （もっと読む）

【課題】ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さい磁気抵抗ラム（ＭＲＡＭ）用セルを具現する。
【解決手段】半導体基板にドーピングされたＮ＋領域と、前記Ｎ＋領域のライン上にドーピングされたＰ型の不純物領域でなるＰ−Ｎダイオード、前記Ｐ型の不純物領域の上に積層されたバリヤー導電層、前記バリヤー導電層の上部に積層されたＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）、及び前記ＭＴＪの上部に積層されたワードライン、を備えるＭＲＡＭセルを含み、前記ワードラインに印加される電圧の大きさに従って前記ＭＴＪに流れる電流を制御し、前記ＭＲＡＭセルにデータを書き込み、読み出すことを特徴とする。
【選択図】図３
（もっと読む）

【課題】１ビットあたりのメモリセル面積を縮小する。
【解決手段】半導体記憶装置は、メモリセルＭＣを構成する第１乃至第３の抵抗性記憶素子ＭＴＪ１、ＭＴＪ２、ＭＴＪ３と、第１のソース／ドレイン電極が第１の抵抗性記憶素子の一端に接続され、第２のソース／ドレイン電極が第３の抵抗性記憶素子の一端に接続された第１のトランジスタＴｒ１と、第３のソース／ドレイン電極が第２の抵抗性記憶素子の一端に接続され、第４のソース／ドレイン電極が第３の抵抗性記憶素子の一端に接続された第２のトランジスタＴｒ２と、第３の抵抗性記憶素子の他端に接続された第１のビット線ＢＬ１と、第１及び第２の抵抗性記憶素子の他端に接続された第２のビット線ＢＬ２と、第１のトランジスタのゲート電極に接続された第１のワード線ＷＬ１と、第２のトランジスタのゲート電極に接続された第２のワード線ＷＬ２とを具備する。 （もっと読む）

【課題】スピン注入方式の磁気抵抗効果素子に対する書き込み電流を低減すること。
【解決手段】磁気抵抗効果素子１は、固定磁化ＭＰ１を有する第１磁化固定層１３と、非磁性層１４を介して第１磁化固定層１３に接続された第１磁化自由層１５と、固定磁化ＭＰ２を有する第２磁化固定層２３と、非磁性層２４を介して第２磁化固定層２３に接続された第２磁化自由層２５と、磁化自由層１５、２５の間に介在する中間配線層５０とを備える。磁化自由層１５、２５の磁化容易軸はＸ方向に沿っている。固定磁化ＭＰ１、ＭＰ２は、Ｘ方向に沿った向きに固定されている。磁化自由層１５、２５は、中間配線層５０を介して磁気的に結合している。中間配線層５０は、磁化自由層１５、２５とオーバラップする第１領域Ｒ１から所定の方向に延びている。その所定の方向は、Ｘ方向に直角なＹ方向の成分を少なくとも含んでいる。 （もっと読む）

【課題】４Ｆ^２のセルサイズで２Ｒメモリを有する３次元ＲＲＡＭの製造方法を提供する。
【解決手段】多値３次元メモリアレイの製造方法は、ウェハと前記ウェハ上に周辺回路を準備する工程１８と、Ａｕ、Ａｇ、Ｐｔ、Ｗ、Ｃｕ、Ｔｉ、Ｉｒ、及び、ＴｉＮｘ等から成る第１金属層と、第１巨大磁気抵抗（ＣＭＲ：Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）層、或いは、他の適切なメモリ抵抗体材料層を堆積させ、続いて、Ａｕ、Ａｇ、Ｐｔ、Ｗ、Ｃｕ、Ｔｉ、Ｉｒ、及び、ＴｉＮｘ等から成る第２金属層を堆積させる工程２２と、パターニングし、エッチングする工程２４を備える。各工程はＮ段のメモリセルアレイを製造するために繰り返し行われる。 （もっと読む）

【課題】ＭＲＡＭの誤書き込み耐性及び製造歩留りの向上を図る。
【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差する第１及び第２書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊと、第１及び第２書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの上部からみて、中心点Ｏ１が第１及び第２書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの交差部に重ならない磁気抵抗効果素子ＭＴＪとを備え、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線Ｃｅと第１及び第２書き込み線Ｗｕｐｉ，Ｗｄｏｗｎｊの中心線Ｃ１，Ｃ２とが三角形を構成する。 （もっと読む）

【課題】メタルラインを利用し、情報の書き込みと読み取りとの機能を具現した磁気メモリ素子を提供する。
【解決手段】プラスチック基板上で磁化方向がスイッチングされる連続したマグネチックドメインＤ１〜Ｄ８が形成され、並んで配置された複数の第１メタルライン１００と、第１メタルライン１００と直交して配置され、第１メタルライン１００を覆うトンネルを形成する複数の第２メタルライン２００と、第１メタルライン１００に連結され、マグネチックドメインＤ１〜Ｄ８をドラッギングする電流を供給する第１入力部５００と、第２メタルライン２００に連結され、トンネル内のマグネチックドメインＤ１〜Ｄ８の磁化方向をスイッチングする電流を印加する第２入力部６００と、第２メタルライン２００に連結され、トンネルを通過するマグネチックドメインウォールによる起電力をセンシングするセンシング部７００とを具備する磁気メモリ素子である。 （もっと読む）

【課題】 簡単な構成により３ビット動作が可能なＭＲＡＭ装置を提供する。
【解決手段】 第１及び第２の磁気抵抗素子１３、１４と、第１及び第２の磁気抵抗素子１３、１４を直列に接続するワード線１５と、直列に接続された第１及び第２の磁気抵抗素子１３、１４と並列に、ワード線１５により直列に接続される第１及び第２の抵抗を具備したメモリセル１と、第１及び第２の磁気抵抗素子間１６の電圧の変動を検出する電圧変動検出手段２、３を備える。 （もっと読む）

【課題】集積度を高めたＭＲＡＭを提供する。
【解決手段】メモリセルＭＣ（ｍ，ｎ）およびＭＣ（ｍ＋１，ｎ）は、ワード線ＷＬｎにそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ１およびＭＲ１１を有し、磁気トンネル接合素子ＭＲ１およびＭＲ１１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。また、メモリセルＭＣ（ｍ，ｎ＋１）およびＭＣ（ｍ＋１，ｎ＋１）は、ワード線ＷＬｎ＋１にそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ３およびＭＲ３１を有し、磁気トンネル接合素子ＭＲ３およびＭＲ３１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 （もっと読む）

【課題】従来の半導体プロセスとの親和性が高く、機械的に電気的導通路を完全遮断するスイッチング機能を有し、かつ不揮発性の情報記録を可能とするメモリ素子を実現する。
【解決手段】基板上に形成された電気機械メモリであって、メモリセルを電極で挟む形で形成されており、ポスト部を介して中空に架橋された梁である可動電極を具備した電気機械メモリを実現する。この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。 （もっと読む）