【課題】シングルポートのＳＲＡＭを用いて画像処理装置の処理効率を改善する。
【解決手段】画像処理装置１０は、複数の変換前画素値を記憶するメインメモリ３０と、複数のキャッシュブロックを有するキャッシュメモリ２０とに接続される。カウンタと、座標決定部と、メモリコントローラと、キャッシュアクセス部と、画素値計算部と、出力部とを備える。メモリコントローラは、メインメモリ３０に記憶された複数の変換前画素値をそれぞれ、変換前座標に応じたキャッシュブロックへ転送する。キャッシュアクセス部は、複数のキャッシュブロックから、変換後画素値の計算に必要な全ての変換前画素値を１回のキャッシュアクセスで読み出す。画素値計算部は、キャッシュアクセス部が読み出した変換前画素値を参照して、変換後画素値を計算する。出力部は、変換後画素値を出力する。 （もっと読む）

【課題】演算装置よって処理されるマルチチャネルのオーディオデータが格納されている外部メモリと演算装置との間にキャッシュメモリシステムを配置する場合、キャッシュメモリと外部メモリとの間のデータ転送効率の悪化を抑制する。
【解決手段】オーディオデータ転送装置４０は、バッファメモリ４５及び先読み部４４を有する。先読み部４４は、外部メモリ１に格納されているｎ個のチャネル（ただし、ｎは２以上の整数）のオーディオデータのうち少なくとも一部をバッファメモリ４５へ転送する処理を制御する。さらに、先読み部４４は、ｎ個のチャネルのオーディオデータのうち演算装置３０によって処理されるｍ個のチャネル（ただし、ｍは１以上、ｎ以下の整数）に応じて、ｍ個のチャネルのオーディオデータを外部メモリ１とバッファメモリ４５の間で転送する際のデータ転送サイズを調整する。 （もっと読む）

【課題】演算装置同士を最小の記憶素子数で接続することが可能で、キャッシュメモリに記憶するデータ数を最小にしても確実にアドレス指定によるデータ転送を行えるようにする。
【解決手段】バッファに保存した書込みデータを書込みアドレスの順序に並び替えてストリームデータとして出力するストリーム変換装置１３０と、キャッシュメモリ１４０と、読出しに関するアドレス情報で指定されたデータがキャッシュメモリに既にロードされているかを判定し、ロードされていない場合には、ロード信号を出力し、ロードアドレスを出力する制御装置１５０と、ロードアドレスを用いて、読出しアドレスで指定されたデータがキャッシュメモリのどの記憶素子に保存されているかを求め、求めた値をキャッシュアドレスとしてキャッシュメモリに出力し、キャッシュメモリから入力されたキャッシュデータを読出しデータとして出力するアドレス変換装置１６０と、を有する。 （もっと読む）

【課題】データ保全性とキャッシュヒット率、及びフラッシュ効率を向上させるキャッシュメモリシステム、及びキャッシュメモリの制御方法を提供する。
【解決手段】空きのチャンクへ一旦データ書き込みを行い、データ転送に成功したチャンクのみをキャッシュ上のデータチャンクとすり替える。またチャンクヘッダにストレージ装置３０上のアドレスと有効データサイズを記憶することにより、一部データが有効なチャンクもキャッシュ上に存在させる。更にはストレージ装置３０にフラッシュする際の順序を、ＬＢＡオーダーのソートを行って決める範囲を限定する。 （もっと読む）

【課題】書き込み処理を高速化、効率向上させる。
【解決手段】第３の記憶部に対する第４の単位での追記書き込み型の第１の入力バッファおよび、第３の単位での一括書き込み型の第２の入力バッファと、ホストからの第１の単位からなる複数のデータを第１の記憶部に書き込む第１の制御手段と、第１の記憶部の複数のデータを第２の記憶部に追い出し、第１の記憶部の複数のデータを第４の単位で第１の入力バッファに追い出し、第１の記憶部の複数のデータを第３の単位で第２の入力バッファに追い出す第２の制御手段と、第２の記憶部に書き込まれた複数のデータを第４の単位で第１の入力バッファに追い出し、第２の記憶部に書き込まれた複数のデータを第３の単位で第２の入力バッファに追い出す第３の制御手段と、第１の入力バッファに書き込まれたデータを第３の単位で前記第３の記憶部に追い出す第４の制御手段とを有するコントローラを備える。 （もっと読む）

【課題】可変長データの連続性を保証するファイルを出力する並列可変長ファイル出力装置及びその出力方法を提供すること課題とする。
【解決手段】書き込み時に連続的な番号（通番）が付与された複数の可変長データで構成される可変長ファイルを分割して並列的に第１記憶部１５ａ及び第２記憶部１５ｂに記憶しておき、各記憶部から読み出した複数の可変長データを読込用バッファ１４に読み込み、その通番に基づいて読込用バッファ１４に読み込んだ複数の可変長データを出力する。 （もっと読む）

【課題】補助記憶装置へのアクセス低減による処理の高速化と、電源断に対するデータ保護を図ることができるメモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラムを提供する。
【解決手段】画像形成装置１０に設けられたＲＡＭ１２、ＮＶ−ＲＡＭ２２、およびＣＰＵ３０で構成されるメモリ装置２１において、補助記憶装置２０のキャッシュメモリを、ＲＡＭ１２上に設けた揮発性キャッシュメモリ１２Ａと、ＮＶ−ＲＡＭ２２上に設けた不揮発性キャッシュメモリ２２Ａとで構成すると共に、不揮発性キャッシュメモリ２２Ａに対してはライトバック方式でアクセスするよう制御する。 （もっと読む）

【課題】簡易な処理で高速にメモリからレジスタへのデータ転送を行う。
【解決手段】データ転送装置は、命令キャッシュ１から発行された命令をデコードするデコーダ２と、３２ビット単位で読み書きが可能なキャッシュメモリ３と、３２ビット単位で読み書きが可能な１２８ビットのデータ幅を持つ長レジスタ４と、キャッシュメモリ３から長レジスタ４へのデータ転送を制御する制御部５と、長レジスタ４に格納済みのデータの上書きを禁止するマスク制御部６と、長レジスタ４に格納されたデータの入れ替えを行う順序変更演算器７とを備える。転送データの開始アドレスがキャッシュメモリ３の３２ビット境界位置からずれていても、わずか１命令で、キャッシュメモリ３から長レジスタ４へのデータ転送を指示でき、命令数の削減が図れる。開始アドレスが３２ビット境界位置にずれている場合の転送処理をハードウェアにて行うため、転送データの開始アドレスが３２ビット境界位置からずれているかどうかをソフトウェアで考慮する必要がない。 （もっと読む）

命令キャッシュ制御器は、補助メモリを使用してキャッシュ境界位置に対応するキャッシングされた命令データの冗長コピーを記憶し、それによって、後続の、該境界位置を横断する命令の、１回キャッシュ・アクセス検索を可能にする。１又は複数の実施形態では、該キャッシュ制御器は、該境界後方位置に対する命令データを該補助メモリ中にコピーし、そして、該コピーされたデータを該境界前方位置から得られるキャッシュ・データの中に多重化する。
（もっと読む）

【課題】ホスト装置側のセクタ長とハードディスク側のセクタ長が異なる場合でもデータ処理効率を落とすことなくデータ処理ができるようにする。
【解決手段】コマンドに基づいてフラッシュメモリ２０３をキャッシュとして使用したデータ処理を行うに先立ち、ホスト定義セクタをベースとする第１のデータブロックの始端及び終端アドレス囲む、ハードディスク２０４側で定義されているロングセクタをベースとする第２のデータブロックの一部若しくは全体のデータを前記ハードディスクから読出しフラッシュメモリ２０３に書き込むようにした。 （もっと読む）

高速メモリから低速メモリに転送されるメモリの理想的なサイズを求めると共に使用することは、結果的に、低速メモリへの保存をより高速にすると共に低速メモリの耐用年数をより長くすることができる。 （もっと読む）

【課題】スループットを向上させる。
【解決手段】マルチプロセッサシステムは、演算系の処理を行うプロセッサ１０と、制御系の処理を行うプロセッサ２０とを有している。プロセッサ１０には、このプロセッサ１０によりアクセス制御されるデータ格納用のキャッシュ・システム３０が接続されている。プロセッサ２０には、このプロセッサ２０によりアクセス制御されて先読みをしたデータを保持するバッファ・システム４０が接続されている。キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。メモリ６０は、アービタ回路５０によって調停されたアクセスにより制御される。 （もっと読む）

【課題】キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。
【解決手段】中央処理装置、第１メモリ、第２メモリ、及びブロック数決定部を備え、第２メモリは、中央処理装置と第１メモリとの間で第１メモリの内部保存領域のブロックを保存し、ブロック数決定部は、第１メモリから第２メモリに保存されるブロックの数を指示するキャッシュメモリシステムである。これにより、空間的局所性が広い領域にかけて存在するデータと隣接する多数のブロックをキャッシュメモリに保存することによって、キャッシュミス回数を減らして、メモリアクセスにかかる時間を短縮することができる。 （もっと読む）

【課題】LBA空間で連続する領域にアクセスするリード処理要求とLBA空間で連続または非連続な領域にアクセスするライト処理要求が交互に繰り返されるパタンに対する処理速度の向上を図る。
【解決手段】LBA空間で連続する領域にアクセスするリード処理要求とLBA空間で連続または非連続な領域にアクセスするライト処理要求が交互に繰り返されるパタンを抽出した場合あるいは、ホストにより上記処理要求パタンとなることを通知された場合に、リード処理要求を実行しながらライト処理要求によるライトデータをバッファリングし、ライトデータのバッファリング開始時には、リード処理のキャッシュへのデータ転送量とライト処理のキャッシュへのデータ転送量の比率を考慮し、バッファリングされるライトデータの容量が最大となるような位置にライトデータの書き込み開始位置を設定する。 （もっと読む）

【課題】演算装置に加わる負荷を小さくすることができ、キャッシュデータの書込み及び読出しに必要な時間を短くすることができるようにする。
【解決手段】キャッシュサイズの異なる複数の区画領域に区画されたキャッシュメモリと、キャッシュデータの属性を判定し、判定結果に基づいて前記各区画領域のうちの選択された区画領域にキャッシュデータを記録する記録処理手段とを有する。所定の区画領域のキャッシュデータが消去されても、区画領域の再配置を行う必要がない。 （もっと読む）

【課題】 複数のアプリケーションプログラムに共用されるストレージシステムにおいて、個々のアプリケーションプログラムのそれぞれに対して、最適なキャッシュメモリの性能チューニングを行えるストレージシステムを提供する。
【解決手段】 本発明のストレージシステムは、複数のアプリケーションプログラムからアクセス可能な複数の論理ボリュームを提供する記憶デバイスと、複数のアプリケーションプログラムからの入出力要求に応答して、論理ボリュームへのデータの入出力を制御するコントローラと、論理ボリュームに入出力されるデータを一時的に格納するキャッシュメモリと、を備え、キャッシュメモリは、複数の論理ボリュームのそれぞれに対して排他的に割り当てられた複数のパーティションに論理分割されている。 （もっと読む）

共有メモリにデータを書き込む際のデータの送信を、各プロセッサと共有メモリとの間に設けられる高速の専用回線を使って行う。各プロセッサは、共有メモリの共有メモリ空間に書き込みを行う場合には、従来のグローバルバスに対応する更新通知バスに、いずれのアドレスへの更新をするかを通知する。この通知を検出した他のプロセッサは、共有メモリキャッシュ内のそのアドレスへのアクセスを禁止し、当該アドレスへの書き込みデータが専用回線を使って送られてくるのを待つ。データが送られてくると、共有メモリキャッシュの対応アドレスにデータを書き込む。このとき、共有メモリの対応するアドレスにも当該データが書き込まれ、キャッシュコヒーレンシが保たれる。また、書き込みアドレスを送信するには、バスの使用権取得が必要であるが、データの送信は専用回線を使うので、バスの使用権獲得のための時間が大きく削減される。
（もっと読む）

キャッシュラインサイズが異なる、第一レベルキャッシュ（１０１）と第二レベルキャッシュ（１３０）を備えたマイクロプロセッサ（１００）である。マイクロプロセッサ（１００）は命令を実行するように構成されている実行ユニット（１２４）と、実行ユニットに結合されているキャッシュサブシステムを備えている。キャッシュサブシステムは、各々が第一のバイト数のデータを有す、第一の複数のキャッシュラインを格納するように構成されている。キャッシュサブシステムはまた、第一キャッシュメモリ（１０１）に結合され、かつ、各々が第二のバイト数のデータを有す、第二の複数のキャッシュラインを格納するように構成されている、第二キャッシュメモリ（１３０）を備えている。各第二の複数のキャッシュラインは、各々が第一のバイト数のデータを有する、対応する複数のサブラインを備えている。
（もっと読む）

【課題】
リード・データのキャッシュ・ヒット率を上げる。
【解決手段】
本発明の一実施形態に係るＨＤＤ１は、リード・データの磁気ディスク１１からの読み出しのために、リード・バッファ２４１を全体として使用するか、一部の連続領域４１１を使用するかを決定する。一部の連続領域を使用すると決定した場合に、その一部の連続領域内において、先端位置と終端位置が連結された連続領域であるサブ・バッファ４１２を規定し、そのサブ・バッファへのデータ書き込みとそのサブ・バッファからのホスト５１へのデータの読み出しとを並列して実行する。サブ・バッファの容量は後データＢＤのデータ長と一致する。 （もっと読む）

１次キャッシュ内に異なるキャッシュロケーション長を有するキャッシュシステムの設計及び動作のためのシステム及び方法が開示される。一実施形態では、各１次キャッシュは、２次キャッシュラインの部分を保持することができる、異なる長さを有するキャッシュロケーションから成るグループを含むことができる。共有ベクトル内のデータから状態木を作成することができる。１次キャッシュから要求が到着するとき、２次キャッシュは、状態木のノードを検査して、到来する要求に対応する状態木のノードが既にアクティブであるか否かを判定することができる。この判定結果を用いて、その要求の同時処理を禁止又は許可することができる。 （もっと読む）