【課題】十分な消費電力の削減が図ることができるキャッシュメモリ装置を提供する。
【解決手段】キャッシュメモリ装置１００ａは、記憶装置のデータをキャッシュする。キャッシュメモリ装置１００ａは、記憶部１１０ａと、制御部１２０ａと、を備える。記憶部１１０ａは、複数のキャッシュラインを有する。制御部１２０ａは、前記複数のキャッシュラインのうち、前記記憶装置に書き込まれていないデータを含むダーティラインの数が予め定めた所定数を超える場合に、前記ダーティラインのデータを前記記憶装置に書き込む。 （もっと読む）

【課題】カウンタフロー・パイプラインを用いて、データを確実且つ柔軟に比較する。
【解決手段】複数の第１ノードを有し、第１方向にある第１ノードへ当該第１ノードの保持する第１データを移動させる第１パイプラインと、第１パイプラインの第１ノードの各々に対応する複数の第２ノードを有し、第１方向と逆の第２方向にある第２ノードへ当該第２ノードの保持する第２データを移動させる第２パイプラインと、第１ノードの１つを着目ノードとして、当該着目ノードに保持されている第１データと、第２ノードに保持されている第２データと、を比較する比較手段と、を有するデータ処理装置を複数備える演算装置において、外部装置から第１データと第２データとを取得する取得手段と、第１データを複製して第１パイプラインへ入力する第１入力手段と、第２データを第２パイプラインへ入力する第２入力手段と、を更に備え、複数のデータ処理装置を直列に接続する。 （もっと読む）

【課題】ＴＬＢの実装効率を小さくした演算処理装置およびアドレス変換方法を提供すること。
【解決手段】アドレス変換バッファのＴＬＢ本体部をＲＡＭで構成し、ＲＡＭ上にセットアソシアティブ方式のＴＬＢに加えてフルアソシアティブ方式のＴＬＢを登録する。アドレス変換時には、まず、セットアソシアティブ方式のＴＬＢから検索し、ヒットしなかった場合にフルアソシアティブ方式のＴＬＢの検索を行なう。フルアソシアティブ方式のＴＬＢでの検索時には、エントリを順次参照する。 （もっと読む）

【課題】２ｍｘｍの二進行列で構成される線形ハッシュ関数対でｍが奇数である場合にも、最大のバンク間分散次数を有し、行、列、対角線、反対角線及び矩形パターンで衝突対が発生しない線形ハッシュ関数対を使用するキャッシュメモリ及びその制御方法を提供する。
【解決手段】キャッシュメモリにおいて、中央処理装置から受信したメインメモリアドレスを第１及び第２インデックス値にそれぞれ変換する第１及び第２ハッシュ関数モジュールと、第１バンクで前記第１インデックス値に位置するデータブロックのタグ値と前記メインメモリアドレスのタグ値を比較する第１比較器と、第２バンクで前記第２インデックス値に位置するデータブロックのタグ値と前記メインメモリアドレスのタグ値を比較する第２比較器とを含み、前記第１ハッシュ関数及び前記第２ハッシュ関数は、２ｍｘｍ二進行列であり、前記ｍは、５以上の奇数である。 （もっと読む）

【課題】データ処理におけるメモリキャッシングを効率的に行うこと。
【解決手段】 データプロセッサは、主メモリと、命令キャッシュおよびデータキャッシュと、を備え、必要とされる命令を前記命令キャッシュから検索し、前記必要とされる命令が前記命令キャッシュに存在しない場合、前記データキャッシュから検索し、前記必要とされる命令がデータキャッシュに存在しない場合、前記必要とされる命令を前記主メモリから前記命令キャッシュにフェッチするように機能する命令フェッチロジックと、データ値を前記データキャッシュのデータアドレスの位置に書き込み、そして前記命令キャッシュにおいても前記アドレスが記述されている場合、そのデータ値を前記命令キャッシュに書き込むように機能するデータライトロジックと、前記データキャッシュから前記主メモリにデータを転送するように機能するキャッシュ制御ロジックと、を実行する。 （もっと読む）

キャッシュメモリを、ＣＡＭ構成で、格納されているデータブロックの先頭アドレスを示す先頭ポインタを格納するＣＡＭ部と、ＣＡＭ部に格納されている先頭ポインタからの、データブロックを構成するデータのアドレスを示すポインタ間の一連の接続関係を格納するポインタマップメモリと、ポインタで示されたアドレスのデータを格納するポインタデータメモリで構成する。ポインタの接続関係を自由に設定可能であるため、キャッシュメモリに格納されるデータブロックの大きさを自由に設定でき、キャッシュメモリに使用率を向上することができる。
（もっと読む）

【課題】 キャッシュ・データの変更（ライト）に伴って発生するシステム・メモリヘのアクセスを効率化する
【解決手段】 本発明は、書き込みデータと同じメモリ・サイズを有するキャッシュ・ラインを選択し、その選択したキャッシュ・ラインに書き込みデータを書き込むので、ラインの一部書き換えに伴って発生するシステム・メモリからのキャッシュ・イン動作を削減できる。さらに、本発明は、書き込みデータに連続するアドレスの有効データを書き込みデータに結合して、その結合データと同じサイズのキャッシュ・ラインにライトするので、ライト動作に伴うシステム・メモリへのキャッシュ・アウト動作を減らすことができる。 （もっと読む）