【課題】装置のコストアップを招くことなく、装置の出荷後にユーザーが使用しない機能を装置本体に組み込む必要をなくす。
【課題を解決するための手段】演算処理装置としての制御部１０は、ＰＬＬ回路１００と、ＣＰＵ１０１と、調整工程用プログラムを記憶している外部デバイス３０との接続が可能なインターフェイス１０５と、フラグ１０１１とを備え、ＣＰＵ１０１は、フラグ１０１１が調整工程モードを示すとき、外部デバイス３０から調整工程用プログラムの命令コードをフェッチする速度に対応するクロック数にＰＬＬ回路１００によって変更された動作クロックに基づいて、外部デバイス３０から命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する。 （もっと読む）

【課題】ストライド命令の後続命令に対してもチェイニングを行って性能を向上することができる演算処理装置の提供を図る。
【解決手段】同時アクセス可能な複数のメモリブロックｂａｎｋ０〜ｂａｎｋ３を有するデータメモリ２との間でデータを遣り取りする複数のベクトルパイプライン１２１〜１２４を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第１パラメータと、該基本パターンにおける有効なデータ数を決める第２パラメータで規定する。 （もっと読む）

【課題】カウンタフロー・パイプラインを用いて、データを確実且つ柔軟に比較する。
【解決手段】複数の第１ノードを有し、第１方向にある第１ノードへ当該第１ノードの保持する第１データを移動させる第１パイプラインと、第１パイプラインの第１ノードの各々に対応する複数の第２ノードを有し、第１方向と逆の第２方向にある第２ノードへ当該第２ノードの保持する第２データを移動させる第２パイプラインと、第１ノードの１つを着目ノードとして、当該着目ノードに保持されている第１データと、第２ノードに保持されている第２データと、を比較する比較手段と、を有するデータ処理装置を複数備える演算装置において、外部装置から第１データと第２データとを取得する取得手段と、第１データを複製して第１パイプラインへ入力する第１入力手段と、第２データを第２パイプラインへ入力する第２入力手段と、を更に備え、複数のデータ処理装置を直列に接続する。 （もっと読む）

【課題】演算器のストールを防いで高スループットの実現を図る。
【解決手段】演算器１１と、該演算器で処理するデータを一時的に格納する第１メモリ１２と、プリローダにより第２メモリ５０からのデータを前記第１メモリにプリロードする第１経路４２，３２，１５と、前記演算器が前記第２メモリにアクセスする第２経路１４，３１，４１と、を有し、前記第１経路および前記第２経路を使用した前記第２メモリとの間のメモリアクセスは、メモリコントローラ４０により調停され、前記メモリコントローラは、スケジューラ６０により制御されるように構成する。 （もっと読む）

【課題】実行結果の再利用による再利用区間の処理時間を短縮させる。
【解決手段】履歴メモリ４３０は、関数の区間識別情報ごとに、その関数の入力値および実行結果を保持する。入力値設定命令アドレステーブル５２０は、関数の呼出し命令の前に実行される入力値設定命令のアドレスを、その関数の区間識別情報ごとに保持する。アドレス判定部５１０は、プログラムカウンタ３５０からの命令アドレスが、入力値設定命令アドレステーブル５２０における命令アドレスと一致するときに、その命令アドレスに対応する区間識別情報を実行データ保持部４４０に出力する。これとともに、アドレス判定部５１０は、実行部３３０から出力される入力値を実行データ保持部４４０に保持させる。実行履歴検索部４１０は、実行データ保持部４４０における区間識別情報および入力値に基づいて履歴メモリ４３０における実行結果を検索する。 （もっと読む）

【課題】 移動するデータ要素をパイプラインの各ステージで確実かつ高速に相互作用させるための技術を提供する。
【解決手段】 データ処理装置は、複数のノードをそれぞれ有する第１、第２パイプラインと、第１、第２パイプラインのノードのデータを用いてデータ処理を行う処理手段とを備える。ここで、第２パイプラインにおけるデータの移動方向は第１パイプラインと逆方向であり、処理手段は、第２パイプラインのデータが移動していない場合は、第１パイプラインのノードのデータと、当該ノードに対応する第２パイプラインのノードのデータとを用いたデータ処理結果を出力し、第２パイプラインのデータが移動している場合は、第１パイプラインのノードのデータと、当該ノードに対応する第２パイプラインのノードの上手のノードのデータとを用いたデータ処理結果を出力する。 （もっと読む）

【課題】 大容量のレジスタファイルから小さいレイテンシで大量のデータを効率よく計算することができるプロセッサを提供する。
【解決手段】 プロセッサは、演算手段と、演算手段にクロスバースイッチを介して接続する複数の少ポート大容量のＲＡＭをインタリーブ化したレジスタファイルと、演算手段の演算結果を格納し、クロスバーを介して演算結果をレジスタファイルに書き戻すと共に、クロスバーをバイパスするパスを介して演算手段に格納データを出力するレジスタキャッシュとを含む。 （もっと読む）

【課題】命令同期を行わない他のスレッドの実行を停止させることなく命令同期を行う。
【解決手段】命令発行ユニットからスレッド番号と実行部指定マップとを含む命令同期監視要求を受けると、実行完了検出部３２０における監視が開始され、命令発行ユニットは命令同期命令の属するスレッドの後続命令の発行を停止する。実行部において命令同期命令の先行命令の実行が完了すると、実行完了記録テーブル３１０の実行部指定マップ３１２における対応するビットがセットされる。命令発行ユニットからのスレッド番号に従ってセレクタ３２１により選択されたエントリにおける実行完了記録テーブル３１０の実行部指定マップ３１２と、命令発行ユニットから指定された実行部指定マップとが一致したことが比較器３２２によって検出される。これにより、論理積回路３２３を介して命令同期の成立が命令発行ユニットに通知される。 （もっと読む）

【課題】マルチスレッド型プロセッサにおける複数のインストラクションスレッドからのインストラクションを実行するための方法及び装置を提供する。
【解決手段】インストラクションスレッドは、各々、異なる複雑さのインストラクションを含む。インストラクションを実行するための複数のパイプラインが設けられ、インストラクションスケジューラーは、各クロックサイクルに、インストラクションが実行されるパイプラインを決定する。幾つかのパイプラインは、インストラクションスレッドには単一パイプラインとしてみえるように構成されるが、実際には、２つのパイプライン経路を含み、その一方は、他方より低い複雑さのインストラクションを実行するものである。インストラクションスケジューラーは、２つのパイプライン経路のどちらでインストラクションを実行すべきか決定する。 （もっと読む）

【課題】本発明は、例えば車両のパワートレーン制御のようなシーケンシャルな演算処理が必要な処理に対しても、処理を分割して高速化できるマルチコアプロセッサ及びこれを用いたエンジン制御装置を提供することを目的とする。
【解決手段】２つのコア６１、６２を有するマルチコアプロセッサ１００であって、
前記コアの前半の演算内容が、取得したデジタルデータのみから演算できる演算内容であり、後半の演算内容が、過去の演算結果も使用する演算内容に分割されていることを特徴とする。 （もっと読む）

【課題】パイプライン型プロセッサを、既存の性能を低下させることなく、減少したパワー消費で動作するように動的に再構成するための、方法、システム、およびプログラムを提供する。
【解決手段】プロセッサ内の個々のユニットまたはステージが所与のワークロードを実行する際に、それらの性能を監視または検出することによって、各ステージは、スループット性能における低下が検出される時点まで高性能回路を使用することが可能であり、その時点でステージは、より少ないパワーを使用する低下した性能スループット要件に合致するように、低性能回路を使用するように再構成される。実行ワークロードの検出された性能特徴の保証に合わせるために、プロセッサを高性能設計から低性能設計へと後退させるように構成することによって、パワー損失を最適化することができる。 （もっと読む）

パイプラインプロセッサ内で、複数のオペランドを有する条件命令を拡張する方法が開示される。この方法は、発行ステージの前に条件命令を識別し、複数のオペランドが所定のしきい値を超えるかどうか判定する。この方法は、条件命令を無条件命令および選択命令へと拡張する。この方法はさらに、無条件命令および選択命令を別々のパイプラインで実行する。
（もっと読む）

【課題】 スレッド間の同期操作を高速化可能なマルチスレッドプロセッサを提供する。
【解決手段】 スレッドデータベース１はシステム内で一意にスレッドを特定するスレッドＩＤを保持する。チェック手段３はターゲットとするスレッドが同一プロセッサ上に存在しない場合、トラップ１０を発生する。イッシュー手段２はターゲットとするスレッドが同一プロセッサ上に存在する場合、次の命令発行の時点で、次に実行するスレッド９を当該ターゲットとするスレッドとして連続的にパイプラインに投入する。ゲート手段１１はあるスレッドの実行したデータを、次に続くターゲットとするスレッドの演算の入力とする。スイッチ手段１３はターゲットのスレッドをあるスレッドが実行中に実行不可とし、あるスレッドのコンテキスト内のデータをターゲットのスレッドのコンテキストに転送する。 （もっと読む）

【課題】簡素な構成でパイプライン処理におけるハザードを抑制する。
【解決手段】命令レジスタ２に取り込んだ命令セット（命令コードおよびスキップ条件ビットからなる）の命令コードを命令デコーダでデコードして、実行ユニット５で実行する。命令が演算命令である場合、実行ユニット５は命令の実行結果を演算結果フラグ（キャリーフラグなど）として出力し、フラグレジスタ６に格納する。この演算結果フラグと、命令セットにおけるスキップ条件ビットとを合致回路８で比較して、両者が一致した場合、フリップフロップ９にスキップフラグをセットする。これにより、実行ユニット５が次の命令の実行を停止する。このように、条件付き分岐命令を使用する代わりに、スキップ機能付き命令を使用することにより、条件付き分岐命令が実行された結果で分岐条件が成立するまでパイプライン処理を停止させるようなことがなくなる。 （もっと読む）

パイプライン化されたプロセッサにおいて、汎用レジスタを用いて割込みを効率的に処理するシステム、装置、及び方法が開示される。本開示によると、レジスタファイルは、割込み復帰アドレスを効率的に保存するために更新することができる。システムのプロセッサによって割込み要求が受け取られた場合、又はプログラムの実行中に割込み要求が発行された場合、疑似命令が生成される。この疑似命令は、他の命令と同様にパイプラインを下へ進み、処理が未完了である最後の命令の復帰アドレスをレジスタファイルへ書き込ませることによって、レジスタファイルを更新する。
（もっと読む）

【課題】レジスタ・キャッシュを有効に活用し、処理性能を好適に向上することのできるプロセッサ及びそのデータ処理方法を提供する。
【解決手段】メイン・レジスタ・ファイルとレジスタ・キャッシュとに階層化された階層型レジスタ・ファイルを有するプロセッサにおいて、レジスタ・キャッシュのアクセスに係るインデクスを、メイン・レジスタ・ファイルの物理レジスタ番号から一義的に決定するとともに、未使用の物理レジスタ番号のモジュロ・ソートを行って、命令のフェッチ順にインデクスがラウンド・ロビンとなるように、レジスタ・リネーミング中の命令に対する物理レジスタ番号の割り当てるようにした。 （もっと読む）

【課題】より簡易な構成でローカル・スラックの予測を行うことのできるローカル・スラックの予測方法、及びローカル・スラック予測機構を提供する。
【解決手段】プロセッサで実行される命令ｉ０を、その命令ｉ０の予測スラックの値分だけその実行レイテンシを増加させて実行するとともに、予測スラックがターゲット・スラックに到達したと推定される命令実行時の振る舞いが観測されるまで命令ｉ０の実行毎に徐々に予測スラックを増加させていき、最終的に予測スラックをターゲット・スラックに一致させることで、ローカル・スラックを予測する。 （もっと読む）

【課題】ＲＩＳＣプロセッサへのＣＩＳＣ命令の容易な実装，高速性と高機能性を両立するマイクロプロセッサ。
【解決手段】複数のステージを備えるパイプライン１２と、処理のための回路リソースを管理するリソース管理ユニット１３と、パイプライン１２に対して処理コマンドを発行し、リソース管理ユニット１３からパイプライン１２へのコマンド投入の停止を要求するビジー信号ＢＳを受信してパイプライン１２へのコマンド投入を停止する命令フェッチユニット１１と、命令フェッチユニット１１からの処理コマンド及びパイプライン１２の最終ステージＺからパイプライン１２の最初のステージＡへの再投入パス１２４を介してパイプライン１２自ら再投入するコマンドを受信し、リソース管理ユニット１３からの制御信号ＳＣＳによってパイプライン１２に投入する命令を選択する命令セレクタ１５とを備える。 （もっと読む）

【課題】処理を高速に実施できる情報演算装置を提供する。
【解決手段】ＣＰＵは、ＩＦステージで所定の処理信号にて構成されたプログラムの命令情報を主記憶手段１２０から命令レジスタ１５３Ｂに読み込む。そして、ＡＬＵ１５５は、命令レジスタ１５３Ｂの命令情報を直接演算処理して、演算結果をメモリデータレジスタ１５３Ｃに返す。このため、ＣＰＵは、プログラムの命令情報を直接処理できるため、プログラムをデコードする処理が省略でき、１つの命令情報を処理するための実施時間が短縮されるので、ＣＰＵの処理能力を向上させることができる。 （もっと読む）

ここに記載の方法および装置は、マイクロアーキテクチャの性能をモニタリングし、そのモニタリングされた性能に基づいてマイクロアーキテクチャをチューニングする。シミュレーション、解析上の推論、リタイアメントプッシュアウト測定、全体実行時間、およびインスタンス当たりのイベントコストを決定する他の方法によって性能がモニタリングされる。インスタンス当たりのイベントコストに基づき、マイクロアーキテクチャおよび／または実行ソフトウェアは、性能を強化すべくチューニングされる。 （もっと読む）