【課題】格納装置の数および種類が増加するにつれて、ＯＳ開発の負荷が大きくなることを抑制し、装置ドライバを介して格納装置にアクセスをセキュアなものとする。
【解決手段】物理Ｉ／Ｏ装置に対応する仮想Ｉ／Ｏコントローラを含む仮想Ｉ／Ｏ装置をインスタンス化する部分仮想マシンが設ける。部分仮想マシンは、オペレーティングシステムから仮想Ｉ／Ｏ装置に対するＩ／Ｏ要求を捕捉し、Ｉ／Ｏ要求がＩ／Ｏ制御要求を含む場合に処理するＩ／Ｏコントローラエミュレータと、Ｉ／Ｏ要求がＩ／Ｏアクセス要求を含む場合に処理するＩ／Ｏ装置エミュレータと、Ｉ／Ｏコントローラエミュレータ部およびＩ／Ｏ装置エミュレータ部に結合され物理Ｉ／Ｏ装置と通信する装置ドライバとを含む。部分仮想マシンは、セキュアエンクレーブセッションにおいて実行され、ＯＳによる部分仮想マシンへのアクセスを抑制する。 （もっと読む）

【課題】メインメモリとは別に設けられた、高速でアクセス可能なディスクリプタ記憶用の記憶部の容量を上げることなくディスクリプタ転送にかかるレイテンシを下げることを可能とする。
【解決手段】プロセッサ２が、メインメモリ５又はメインメモリ５とは別に設けられたディスクリプタ記憶用の記憶部であるディスクリプタ格納部１２にディスクリプタを記憶するとともに、ディスクリプタ転送装置１に対して、ディスクリプタの読み出し元を指示する。そして、ディスクリプタ転送装置１が、プロセッサ２からの上記指示に従って、メインメモリ５又はディスクリプタ格納部１２からディスクリプタを読み出し、読み出されたディスクリプタをＩ／Ｏコントローラ３に対して転送する。 （もっと読む）

複数のマイクロプロセッサを備えるストレージシステムにおいて、非同期処理のスループットを確保しつつ、同期処理の非同期処理待ちによるＩ／Ｏレスポンスの遅れを防ぐ。
コントローラが有する複数のマイクロプロセッサに、同期プロセッサと、非同期プロセッサが混在する。同期プロセッサは、同期処理を担当し非同期処理を担当しないマイクロプロセッサである。非同期プロセッサは、非同期処理を担当し同期処理を担当しないマイクロプロセッサである。
（もっと読む）

オフロードされなければコンピュータシステムのプロセッサおよびメモリで実行されるリモートターミナルサービス処理タスクを周辺機器にオフロードするための方法。一実施形態では、開示される方法は、階層化ネットワークモデルにおいて利用され、一般にはネットワークアプリケーションにおいて実行されるコンピューティングタスクが、代わりにＮＩＣ（ネットワークインタフェースカード）などの周辺機器にオフロードされる。
（もっと読む）

【課題】ASICの再開発を行うことなく新規な通信プロトコルに対応することができるインターフェース装置を提供する。
【解決手段】FlashROM１２は、通信プロトコルに従って外部装置と行う通信を制御するためのプログラムを記憶する。出力データバッファ制御回路６及び出力信号同期回路７は外部装置へ送信されるデータと制御信号との同期を制御する。CPU１は、プログラムに従って、外部装置へ送信される制御信号を生成する。 （もっと読む）

【課題】半導体デバイスのレジスタをリアルタイムに制御する。
【解決手段】複数のレジスタと、レジスタを制御する複数のコマンドを格納するコマンドバッファと、コマンドバッファに格納されたコマンドを順次実行するコマンド実行回路と、外部からの制御とコマンド実行回路からの制御を切り替える実行部選択回路と、を含み、アドレスのレジスタのデータからビット幅かつ有効ビットのデータを読み出すデータ読み出しコマンドと、アドレスのレジスタのデータの有効ビットを書き込みデータに書き換えるデータ書き込みコマンドと、外部からのクロック信号の数がクロック数に達するまで待機する単純ウェイトコマンドと、アドレスのレジスタのデータと比較データの有効ビットが等しくなるまで待機する状態ウェイトコマンドと、を含み、複数のコマンドを１つ以上組み合わせてレジスタを制御する。 （もっと読む）

【課題】処理速度の向上等が可能なホストコントローラを提供する。
【解決手段】ＳＤＭＭＣホストコントローラ１０は、第１のコマンド及び第１のコマンドに続いて発行されるべき第２のコマンドをカードＣ２に発行する旨の指示をメインＣＰＵ２から受けた場合に、第１のコマンドをカードＣ２に発行し、その後、第１のコマンドに対するレスポンスをカードＣ２から受けたときに、メインＣＰＵ２からの指示を待つことなく、第２のコマンドをカードＣ２に発行する。 （もっと読む）

【課題】
プログラマブル電子装置には信頼性を得るために複数のプロセッサで同一処理を実行し、出力が一致することにより信頼性を向上させた。反面複数のプロセッサが常に同一の処理を実行するため、プロセッサ当りの処理性能は半分になる。一方、信頼性を要求しない処理は処理性能を要求し、高信頼と高処理性能の両立は困難であった。このため高信頼用プログラマブル電子装置と、高性能処理用プログラマブル電子装置を分ける必要があった。
【解決手段】
複数のプロセッサを備え、通常の制御やネットワーク処理などは異なるプロセッサで独立に動作させることにより処理性能の向上を図り、信頼性を要求する処理を実行する時のみ、他のプロセッサに割り込みを入れ、同一の高信頼を要求する処理を実行させ、複数のプロセッサ出力が一致することにより、信頼性の向上と処理性能の向上の両立を図り、単一のプログラマブル電子装置で高信頼処理と高性能処理を実現する。 （もっと読む）