本発明は、埋め込まれた絶縁材料面によって半導体基板層から隔てられた活性半導体層を含む集積回路に関する。この集積回路は、同じ型の第１および第２のトランジスタ(２０５、２１３)と、第１および第２のトランジスタの真下に配置された第１および第２の接地面とを有し、第１のトランジスタの接地面のドーピングは、第１のトランジスタのソースのドーピングと反対のドーピングであり、第１の閾値電圧を有する。第２のトランジスタの接地面のドーピングは、第２のトランジスタのソースのドーピングと同一のドーピングであり、第２の閾値電圧を有する。第１の閾値電圧は、第１のトランジスタのソースと接地面との間に印加される電位差に依存し、第２の閾値電圧は、第２のトランジスタのソースと接地面との間に印加される電位差に依存する。
（もっと読む）

ＳＲＡＭメモリセルが開示されている。このＳＲＡＭメモリセルは、少なくとも１つのメモリノード（Ｋ１、Ｋ２）と、メモリノード（Ｋ１、Ｋ２）、第１のビット線（ＢＬ）、および、第１ワード線（ＷＬ１）とに電気的に接続された、少なくとも１つの選択用トランジスタ（Ｍ５）を備えている。さらに、このＳＲＡＭメモリセルは、ＳＲＡＭメモリセルに流れ込む漏れ電流を補償する手段（Ｍ７、Ｍ８）を備えている。この手段（Ｍ７、Ｍ８）は、漏れ電流に相当する電流が、ＳＲＡＭメモリセルに流れ込むように構成されている。一実施形態では、本発明に係るこの手段は、第１のビット線（ＢＬ）と第２メモリノード（Ｋ２）とに電気的に接続されたトランジスタ（Ｍ７）として構成され、ここで、第１メモリノード（Ｋ１）は、選択用トランジスタ（Ｍ５）に接続されている。
（もっと読む）

１つの入力と１つの出力を有する第１インバータと、１つの入力と１つの出力を有する第２インバータとを備える集積回路における放射線耐性のあるＳＲＡＭ装置。第１抵抗は、第１インバータの出力と第２インバータの入力との間に接続される。第２抵抗は、第２インバータの出力と第１インバータの入力との間に接続される。第１書き込みトランジスタは、第１インバータの出力と接続され、書き込み制御信号の第１セットのソースと接続されるゲートを有する。第２書き込みトランジスタは、第２インバータの出力と接続され、書き込み制御信号の第２セットのソースと接続されるゲートを有する。最後にパストランジスタは第１及び第２インバータのいずれか１つの出力と接続されるゲートを有する。
（もっと読む）