【課題】 小さな回路規模で高速に多倍長演算を実現する多倍長演算装置を提供すること。
【解決手段】 本発明の多倍長演算装置１１０は、直列接続される複数の多ビット加算器１２０を含む。本多ビット加算器１２０は、各々が多倍長数の一部を構成する被加数および加数が入力される入力部Ａ，Ｂと、被加数と加数との下位ビットを加算し、和の下位ビットを出力する下位ビット加算器１２２と、加数の上位ビットが被加数の上位ビットに対する減基数の補数であるという関係を満たすか否かを判定する判定回路１２４と、被加数および加数の上位ビットを加算する第１上位ビット加算器１２６と、被加数と加数との上位ビットを加算する第２上位ビット加算器１２８と、判定の結果に対応して第１上位ビット加算器１２６または下位ビット加算器１２２の桁上がりを当該多ビット加算器１２０の桁上がり出力として選択する選択回路１３０とを含む。 （もっと読む）

【課題】デジタルシグナルプロセッサ内で２の補数演算を実行するための改良されたシステム及び方法を提供する。
【解決手段】２の補数演算を達成する方法は、複数のバイト値を受信することと、複数のバイト値を第１の部分及び第２の部分に分割することとを含む。更に、この方法は、第１の部分を、第１の４対２コンプレッサの第１のセグメントへ入力することと、第１の部分について、第１の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成することと、１からなる第１の値を送り、第１の２の補数演算を達成することとを含む。この方法はまた、第２の部分を、第２の４対２コンプレッサの第２のセグメントへ入力することと、１からなる第２の値を第２の部分にキャリーインし、第２の２の補数演算を達成するために、第２の部分のすぐ右側に、１からなる２つの値を加えることとを含む。 （もっと読む）