【課題】信号の位相差の調整又はテストを高精度且つ簡略に行える半導体集積回路を提供する。
【解決手段】半導体集積回路は、書き込みストローブ生成回路、書き込みストローブ遅延回路、書き込み用遅延回路、出力データ生成回路、データ入力回路、及び、入力データ比較回路を備える。前記書き込み用遅延回路は複数の書き込みテストクロック信号を生成する。前記出力データ生成回路は、対応する前記書き込みテストクロック信号にそれぞれ同期した複数のテスト出力データを生成する。前記データ入力回路は、前記複数のテスト出力データと前記テスト書き込み用ストローブ信号とに基づいて前記メモリに書き込まれた複数のテスト書き込みデータを並列に入力する。前記入力データ比較回路は、入力された前記複数のテスト書き込みデータと前記複数のテスト出力データとの対応するもの同士を比較して、一致した前記テスト出力データを特定する。 （もっと読む）

【課題】ピンシェアード接続により接続された複数のフラッシュメモリからデータを読み出すときに、読み出し動作の高速化を図ることを目的とする。
【解決手段】ピンシェアード接続されたフラッシュメモリ１Ａおよび１Ｂからデータを読み出すフラッシュメモリのデータ読み出し方法であって、フラッシュメモリ１Ａ、１Ｂに設けられるセルアレイ１０２から読み出したデータをバッファ１０３に転送する転送動作と、バッファ１０３に格納されたデータを外部に出力する出力動作と、を有し、フラッシュメモリ１Ａ、１Ｂのうち１つのフラッシュメモリの転送動作と他のフラッシュメモリの出力動作とをオーバラップさせている。 （もっと読む）

【課題】メモリへのライトアクセスとリードアクセスとが混在して実行された場合に生じる不具合を検出することができるメモリ検査回路を提供する。
【解決手段】書込アドレス用乱数発生回路２１、書込データ用乱数発生回路２２、書込制御部２３、書込アドレス用乱数発生回路２１と同じ読出アドレス用乱数発生回路３１、書込データ用乱数発生回路２２と同じ比較データ用乱数発生回路３２、読出処理部３３、判定部３４、及びアクセス順序制御部５を備え、アクセス順序制御部５は、書込制御部２３による書込処理を少なくとも１回実行させた後、書込制御部２３による書込処理と読出処理部３３による読出処理とをランダムな順序で実行させるようにした。 （もっと読む）

【課題】
マルチ・プロセッサ・システムでメイン・メモリのテストを行う場合に、１つのプロセッサが行う場合に比べてテストの実行時間や起動時間を短縮可能な方法等を提供する。
【解決手段】
主プロセッサ（ＭＰ）とＤＭＡ転送機構およびローカル・ストア（ＬＳ）を有する複数の副プロセッサ（ＳＰ）とを備えるマルチ・プロセッサ・システム（ＭＰＳ）でメイン・メモリ（ＭＭ）をテストする方法で、ＭＰが各ＳＰにＭＭの部分メモリ領域（ＰＭＡ）を割り当てるステップと、各ＳＰにＰＭＡのテストを依頼するステップと、依頼に応答し各ＳＰがそのＬＳにデータをフィルするステップと、各ＳＰがそのＬＳのデータをＰＭＡにＤＭＡ転送するステップと、各ＳＰがそのＰＭＡのデータをＬＳにＤＭＡ転送するステップと、各ＳＰがそのＬＳをテストするステップと、各テスト完了に応答してＭＰがテスト結果を総合しＭＭのテスト結果を判断するステップとを有する方法等を提供する。 （もっと読む）

【課題】
製造時における検査時間を長時間させることなくメモリの良否判定を効率よく行なう。
【解決手段】
ＨＤＤのＨＤＣ１０は、ＤＲＡＭ１２４へのデータの書き込み又はＤＲＡＭ１２４からのデータの読み出しを管理するメモリマネージャと、ＤＲＡＭ１２４から読み出されたデータにエラーがあるか否かをチェックして外部へ出力する通常モード及びＤＲＡＭ１２４から読み出されたデータにエラーがあるか否かのチェックのみを行なうテストモードを有するシステムＥＣＣホストとを有する。ＨＤＣ１０は、ディスクにデータを記録して読出しエラーが発生するか否かによりディスクの欠陥検査を実行する間、システムＥＣＣホスト１２をテストモードとしてＤＲＡＭ１２４からのテストデータをＳＲＡＭ１８に順次上書きしながらエラーの有無を検出することでＤＲＡＭの良否を判定する。 （もっと読む）

【課題】フラッシュメモリ・ダイをテストするための方法、システムおよびデバイスを得る。
【解決手段】デバイス製造のポスト・ウェファ・ソート・ステージ中に、共通ハウジングに関連づけられたフラッシュ・コントローラ・ダイおよび少なくとも一つのフラッシュメモリ・ダイを各々が含む複数のフラッシュメモリ・デバイスを、例えば、バッチ・テスト・プロセスまたはマス・テスト・プロセス等のテスト・プロセスへ通す。テスト中、各フラッシュ・コントローラ・ダイ上に属するフラッシュコントローラが、各フラッシュデバイスの一つ以上のフラッシュメモリ・ダイの各々をテストするための、少なくとも一つのテスト・プログラムを実行する。少なくとも１００個のフラッシュメモリ・デバイスおよびマス・テスト・ボードを含むテスト・システムを開示する。さらに、フラッシュコントローラが一つ以上のフラッシュメモリ・ダイをテストするよう作動可能なフラッシュメモリ・デバイスを開示する。模範的なテストは、不良ブロック・テストを含む。 （もっと読む）

【課題】メモリモジュール及びそのテスト方法を提供する。
【解決手段】メモリモジュールは、複数のメモリ、及びＮ個の入力チャンネルを介して外部から印加されるテスト信号を複数のメモリに印加し、印加されたテスト信号に応答して、複数のメモリから出力される複数の出力データをＭ個のグループに分けた後、外部から入力される出力グループ選択信号によって前記Ｍ個のグループのうち、少なくともいずれか一つを選択して、Ｋ個の出力チャンネルを介して出力するハブで構成される。従って、透過モードを利用したテスト時に外部の出力グループ選択信号を利用して出力されるＤＱグループをＯｎ−ｔｈｅ−Ｆｌｙ形式で選択することができる。 （もっと読む）

並列に配置される複数のメモリデバイスをプログラミングする方法及びシステムを提供する。本発明の一実施形態では、前記複数のメモリデバイスは、第１と第２のメモリデバイスを備え、前記方法は、前記第１のアドレスを前記第１のメモリデバイスに、前記第２のアドレスを前記第２のメモリデバイスに連続的に提供することを備えている。前記第１のアドレスは、前記第１のメモリデバイスにおける第１のグループの記憶場所を参照し、前記第２のアドレスは、前記第２のメモリデバイスにおける第２のグループの記憶場所を参照する。前記方法は、その後、データ列を第１と第２のメモリデバイスに並列にロードし始め、前記データ列は、前記第１のメモリデバイスにおける前記第１のグループの記憶場所及び前記第２のメモリデバイスにおける前記第２のグループの記憶場所に同時に書き込まれる。 （もっと読む）