【課題】アクノリッジを送受信し、且つ、書き込み処理時間を短縮することができる記憶装置、ホスト装置、回路基板、液体容器及びシステム等を提供すること。
【解決手段】記憶装置１００は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータが書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０とを含む。制御部１１０は、バスＢＳに接続される複数の記憶装置１００のうちのｍ（ｍは１以上の整数）個の記憶装置１００に対するホスト装置４００によるデータの書き込み期間の終了後に、ホスト装置４００からのＩＤ情報を受信し、且つ、自身の記憶部１２０にホスト装置４００からのデータが正常に書き込まれている場合に、ホスト装置４００に対してアクノリッジを返信する。 （もっと読む）

【課題】データの正常性だけでなく、書き込みアドレスの正常性も確認する。
【解決手段】書き込み部１１は、メモリ１２にデータを書き込み、計算部１３は、書き込み部１１がメモリ１２に書き込んだデータのデータ・チェックサム値とデータを書き込んだアドレスのアドレス・チェックサム値とを計算し、データ・チェックサム値とアドレス・チェックサム値を合計したチェックサム合計値を計算する。表示部１４は、データ・チェックサム値とチェックサム合計値を表示する。 （もっと読む）

【課題】アドレスバスおよびデータバスの故障を検出する電子装置において、故障検出に係る処理負荷を低減し処理速度を向上する。
【解決手段】電子装置は、ＣＰＵとＲＯＭとを接続しアドレスを伝送する４つ以上のバスラインからなるアドレスバス２１を備える。電子装置は、アドレスバス検査用アドレスＡｄによって指定されるＲＯＭ領域１３ａから値を読み出し、読み出した値から計算した判定値Ｖｊと予め計算されたアドレスバス検査用正解値Ｖｔとを比較し、一致しない場合、アドレスバス２１が故障していると判定する。アドレスバス検査用アドレスＡｄは、４つ以上のバスラインに対応する４ビット以上の値であって、２ビット以上の０の値と２ビット以上の１の値とを有する値を含み、複数のバスライン間の短絡故障を同時に検出可能である。これにより、故障検出に必要な検査用アドレスＡｄの数を低減することができる。 （もっと読む）

【課題】バッファの空きアドレスを格納するアドレス記憶部から読み出す値に異常が生じたときに発生するバッファのリソースの低減を防止する。
【解決手段】フレーム処理装置１は、バッファ２の空きアドレスを記憶するアドレス記憶部３と、巡回アドレスによって読出アドレスを指定することによりアドレス記憶部３から読み出した空きアドレスへフレームを書き込むフレーム書込部４と、バッファ２の各アドレスの使用状態を記憶する第１記憶部１０と、バッファ２にフレームを書き込むときフレームが書き込まれるアドレスについて第１記憶部１０に記憶される使用状態を変更する状態変更部１１と、巡回アドレスが一巡する期間に亘って書込処理が行われず、かつ未使用であると第１記憶部１０に記憶されるアドレスを検出するアドレス検出部２０を備える。 （もっと読む）

【課題】論理物理変換テーブルに何らかの異常が生じてもデータアクセスを可能とする。
【解決手段】フラッシュメモリーの各物理ブロックの先頭に設けられた管理データ領域にインデックス情報（論理アドレス）を記録しておき、ホスト側から論理アドレスの指定を伴ってコマンドを受信した場合に論理アドレスを論理物理変換テーブルを参照して物理アドレスに変換し（Ｓ１２０）、物理アドレスが示す物理ブロックの管理データ領域からインデックス情報を読み出して論理物理変換テーブルが正常か否かを判定し（Ｓ１３０，Ｓ１４０）、正常でない場合には各物理ブロックの管理データ領域からインデックス情報を読み出して論理物理変換テーブルを修復すると共に（Ｓ１５０）、論理アドレスを修復した論理物理変換テーブルを参照して物理アドレスに変換し物理アドレスが示す物理ブロックにアクセスしてコマンドに応じた処理を実行する（Ｓ１２０〜Ｓ１６０）。 （もっと読む）

【課題】 複数のセグメント間を連結するポインタに生じたビットエラーを正しい値に復元し、チェーンメモリーのリンク切れを修復することができる伝送装置及びリンク切れ修復方法を提供する。
【解決手段】 伝送装置１００は、エラーポインタのビットパターン及び反転パターンの排他的論理和を演算し、真のポインタを含むポインタ候補を算出するポインタ予測部５０を備えている。また、ポインタ候補が示すポインタ格納領域１１ａに格納された前ポインタとエラーポインタが格納されたポインタ格納領域１１ａのアドレスとの一致の有無を判定するポインタ検証部７０を備えている。また、ポインタ検証部７０による判定結果に基づき、エラーポインタを、一致した前ポインタが格納されるポインタ格納領域１１ａのアドレスであるポインタ候補に変換するポインタ復元部８０を備えているものである。 （もっと読む）

1つまたは複数のメモリデバイスを含むシステムと、エラーの検出および訂正の方法とが開示される。システムのメモリデバイスが、パケットを受信するための入力を含む。パケットの第1の部分は、少なくとも1つのコマンドバイトを含むことが可能であり、パケットの第2の部分は、コマンドエラー検出を容易にするパリティビットを含むことが可能である。メモリデバイスは、パリティビットに基づいて、エラーが少なくとも1つのコマンドバイト内に存在するかどうかを検出するように構成されているエラーマネージャと、パケットをエラーマネージャに供給するように構成されている回路とを含むことが可能である。
（もっと読む）

【課題】アドレスバスとデータバス夫々のバス幅の相対的な関係に依存せずにアドレスバスのテストをすること。
【解決手段】複数のメモリセルを有するメモリ装置２０へ伝送される複数ビットのアドレスパタンの伝送路であるアドレスバス１５ａのテスト方法は、次のステップを含む。全ビットが第１論理値であるアドレスパタンにより特定されるメモリセルに対して第１論理値を書き込み、あるビットがその他の全てのビットとは異なり第２論理値である複数のアドレスパタン夫々により特定されるメモリセルに対して第１論理値を書き込み（Ｓ１）、第１のアドレスパタンにより特定されるメモリセルに対して第１論理値とは異なる値の第２論理値を書き込み（Ｓ５）、第２のアドレスパタンにより特定され、かつ第１論理値が読み出されるべきメモリセルからの第２論理値の読み出しに基づいてアドレスバスの不良を検出する（Ｓ４）。 （もっと読む）

【課題】セキュアメモリインターフェースを提供すること。
【解決手段】セキュアメモリインターフェースは、セキュアモードが活性化された場合に、メモリ装置に対する欠陥注入を探知するように読出部、書込部、及びモード選択部を含む。モード選択部は、データプロセッシング部から生成されたメモリアクセス情報を使用してセキュアモードを活性化または非活性化する。従って、データプロセッシング部はメモリ装置に保存されたセキュアデータの量と位置を柔軟に指定することができる。 （もっと読む）

【課題】メモリ回路のアドレスデコード部で発生する障害を高確率で検出できる小面積のアドレスエラー検出装置およびアドレスエラー検出方法を提供する。
【解決手段】Ｘデコーダ１０３の出力から複数ビットの冗長符号を生成するＸ符号化器１０５と、Ｙデコーダ１０４の出力から前記冗長符号と同じビット数の冗長符号を出力するＹ符号化器１０６と、Ｘ符号化器１０５の出力１０とＹ符号化器１０６の出力１１を各ビット排他的論理和するＸＯＲ回路１０７と、ＸＯＲ回路１０７の出力１２とアドレス信号１を入力し、誤り検出を行う誤り検出器１０８と、を備える。Ｘ符号化器１０５とＹ符号化器１０６、およびＸＯＲ回路１０７によって、アドレス信号をハミング符号化した冗長部１２を生成する。誤り検出器１０８では、元のアドレス信号と生成された冗長符号に対して検査行列の掛け算を行い、エラーが発生したか否かを検出し、エラー出力３を得る。 （もっと読む）

【課題】論理アドレスの指定を間違えた場合でも、アドレス領域を超えてメモリがアクセスされることがない半導体記憶装置を提供する。
【解決手段】データを記憶するメモリ部と、外部から供給された論理アドレスをメモリ部の物理アドレスに変換する機能を有し、メモリ部の読み出し及び書き込みを制御するメモリコントローラと、を備え、 メモリコントローラは、外部から供給された論理アドレスがメモリ部のアドレス領域を超えたときにアドレス領域エラーを外部に通知するものである。 （もっと読む）

【課題】アドレスに関して２ビット以上のエラーを検出することができるメモリ制御装置を提供する。
【解決手段】上位装置から指定されるアドレスをBankアドレス、Rowアドレス、Columnアドレスに分割し、時分割多重されて供給されるRowアドレスとColumnアドレスそれぞれについて別々にパリティビットを生成し、両パリティビットとデータとに基づいてチェックビットを生成する。これにより、RowアドレスとColumnアドレスのいずれか一方に１ビットエラーが発生した場合に加えて、さらに、RowアドレスとColumnアドレスの両方にビットエラーが発生した場合も、２ビットエラーとして検出することができる。 （もっと読む）

【課題】メモリ２重化システムにおいて、障害情報に対してリアルタイムに対処するとともに、アドレス線のエラーを推定することでシステムダウンを防止することを課題とする。
【解決手段】ＬＤＸ＃１およびＬＤＸ＃０は、それぞれが所持するＥＣＣ情報（ＥＣＣチェックのための情報）を交換してＥＣＣチェックを行い、リクエストデータの一部についてそれぞれＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）チェックを行って、アドレス線にエラーが発生しているか否か推定する。具体的には、例えば、ＬＤＸ＃０は、リクエストデータの一部に関するＥＣＣチェック結果であるシンドローム（診断情報）を作成し、このシンドロームから把握されるリクエストデータの一部に関するエラーの状況に応じて、例えば、リクエストデータの大部分がアンコレクタブルエラーを起こしている場合には、アドレス線にエラーが発生しているものと推定する。 （もっと読む）

【課題】 半導体記憶装置及び半導体記憶装置を有する電子機器のアドレス、データバス、システムバスの検証に乱数で作成したアドレス、データを使用することで、クロストーク、ノイズの影響によるデータ化けを精度よく検出する。
【解決手段】 半導体記憶装置Ａー１、Ａー２、Ａ―ＸＸＸ，Ｂ−１、Ｂ−２、Ｂ―ＸＸＸ，Ｘ−１、Ｘ−２、Ｘ−ＸＸＸに擬似乱数発生器２で書込まれた乱数アドレスのデータを書込むと共に半導体記憶装置Ａー１、Ａー２、Ａ―ＸＸＸ，Ｂ−１、Ｂ−２、Ｂ―ＸＸＸ，Ｘ−１、Ｘ−２、Ｘ−ＸＸＸに書き込まれた乱数アドレスのデータを読出し、書込みデータと読出しデータは比較手段を介して比較することで特定のビット配列で生ずる機能障害を検出する半導体記憶装置及び半導体記憶装置機能検査方法並びに半導体記憶装置を有する電子機器を提供する。 （もっと読む）

【課題】 アドレス変換テーブルの変更動作中に異常が発生しても以後の読み書き動作が正常に行える記憶装置等を提供することである。
【解決手段】 フラッシュメモリ１１は、ブロックの物理アドレスと論理アドレスとの対応関係を表すＢＰＴ（Block Pointer Table）を、現在のもの及び過去のものについて記憶する。コントローラ１２はユーザデータを書き込む際、ユーザデータ書き込み後の新たな現在のＢＰＴを空きブロックに書き込む場合は、当該空きブロックがＢＰＴの格納に利用された順序、１個前のＢＰＴの位置、前にＢＰＴの格納に利用されていたブロックが不良ブロックであるか否か、を示す各情報を新たなＢＰＴに含める形でＢＰＴを更新する。次回の初期化時は、これらの情報に基づいて現在のＢＰＴの訂正等を行い、また、これらの情報のいずれかが欠けていた場合は、残る情報に基づいて、現在のＢＰＴの内容を特定する。 （もっと読む）

アドレスに対応する複数のタグを複数のエントリに、パリティビットおよび該パリティビットを反転させた反転ビットを記憶するタグ部（１２ａ）と、複数のエントリに対応させて複数のデータを複数のエントリに記憶するデータ部（１２ｂ）と、検索用アドレスとタグ部（１２ａ）の各エントリとを比較する比較器（２０_０〜２０_３１）と、比較結果で複数一致であるマルチヒットが発生した場合、当該複数のエントリの記憶内容のオアをとり、オア後のパリティビットおよび反転ビットに基づいて、マルチヒットの発生原因を判定する判定部（１１２）とを備えている。
（もっと読む）

メモリ（４）内に、保護対象のデータ（Ｄ）の他に、このデータ（Ｄ）を用いて生成したチェックデータ（Ｐ）を保存している、プロセッサシステムでのメモリアクセスエラーを検出及び／又は訂正するための方法は、誤り検出及び訂正時において特に高い信頼性を達成可能な形態に改善することが求められている。このために、この発明では、チェックデータ（Ｐ）の生成の際に、保護対象のデータ（Ｄ）の他に、そのアドレスをも考慮している。
（もっと読む）

【課題】 本発明の課題は、上記問題点に鑑み、マージバッファのシステムキルエラーをプロセスキルエラーに変換する方法、装置及びシステムを提供することである。
【解決手段】 上記課題を解決するため、本発明は、データ及び該データが格納されるアドレスを有し、１以上のプロセスに係るストア命令を収集するバッファと、第１プロセスに係るストア命令を、前記バッファが第２プロセスに係るストア命令を収集する前に前記バッファから常にドレイン処理するバッファ制御とから構成されることを特徴とする装置を提供する。 （もっと読む）

【課題】 バックアップメモリの信頼性を向上させることができる電気機器を提供する。
【解決手段】 データ書込部１１は、バックアップメモリ４０内におけるアドレスデータをバックアップデータに付加してバックアップメモリ４０に書き込み、データ読出部１２は、バックアップデータを読み出す前にアドレスデータを読み出し、バックアップメモリ４０の読み出し先のアドレスと、読み出されたアドレスデータとを比較し、両アドレスが一致する場合、バックアップデータを読み出す。 （もっと読む）