【課題】元のプロセッサ及び目標プロセッサの異なるサイズのアドレス空間を正しく考慮し、できる限り、少ない命令によりベースレジスタ相対命令を変換する方法を規定し、効果的なエミュレーションを提供する。
【解決手段】元のプロセッサがアドレス指定のためにｎビットの長さを有するアドレスを使用し、目標プロセッサはｍビットの長さを有するアドレスを使用し、ｍはｎよりも大きい。目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。ベースレジスタ相対命令を変換するためのアドレスは、算出された投影アドレス及び命令のそれぞれの距離値（Ｄ１．Ｄ２）からオフセットＤを引いた値によって求められる。 （もっと読む）

【課題】データの型に応じてアドレス更新時のアドレス範囲が適切に設定される、信号処理プロセッサ及び半導体装置を提供する。
【解決手段】アドレスデータを記憶するアドレス・レジスタ１２２と、アドレスデータに対応するメモリ２００に記憶されるデータの属性情報を、アドレス・レジスタ１２２に関連付けて記憶する属性情報保持部１２４と、デコード部１１０からのデコード信号と、アドレス・レジスタ１２２に記憶されるアドレスデータに基づいてメモリ２００にアクセスするメモリアクセス部１７０と、所与のアドレス変位値をアドレスデータに加算し、アドレス更新処理を行うアドレス更新処理部１４１，１６１とを含み、アドレス更新処理部１４１，１６１は、属性情報に基づいて、アドレス範囲を設定し当該設定されたアドレス範囲内でアドレス更新処理を行うアドレス更新範囲制御処理を行う。 （もっと読む）

【課題】アクセラレータでの実行速度を高速化したデータ処理装置およびデータ処理方法の提供を図る。
【解決手段】プロセッサと、メインメモリと、ローカルメモリを有するアクセラレータと、を具備するデータ処理装置であって、前記プロセッサで実行されているプログラムの分岐履歴およびメモリアクセス履歴を取るプロファイルユニット５を備え、前記プログラムの前記分岐履歴（ＳＴ２）および前記メモリアクセス履歴（ＳＴ３）に基づいて、前記アクセラレータが前記ローカルメモリを利用するように、該アクセラレータの合成（ＳＴ５）および前記プログラムの変更（ＳＴ６）を行うように構成する。 （もっと読む）

【課題】マルチメディア・コプロセッサの制御メカニズムを提供する。
【解決手段】プロセッサに基づくシステム２２はメイン・プロセッサ２４およびコプロセッサ２６を含む。コプロセッサ２６はコプロセッサ２６によって実行されるデータ処理動作を指定するオペコードおよびコプロセッサ命令のためのターゲット・コプロセッサを識別するためのコプロセッサ識別フィールドを含む命令を扱う。２つのビットがバイト（８ビット），ハーフ・ワード（１６ビット），ワード（３２ビット）およびダブル・ワード（６４ビット）を含む４つのデータ・サイズのうちの１つを示す。他の２ビットは飽和タイプを示す。 （もっと読む）

【課題】メモリ・コピー動作のあいだにプロセッサが後続の命令を実行し続けられるようなメモリ・コピー動作を提供し、不必要なプロセッサ・ダウンタイムを回避する。
【解決手段】半同期メモリ・コピー動作実行のためのメモリ・コピー命令を受信するステップを含む。半同期メモリ・コピー動作は、フラグ・ビットを設定することによりメモリ内のソース位置に対応する仮想ソース・アドレス及びメモリ内のターゲット位置に対応する仮想ターゲット・アドレスに関する妥当性の一時的な永続性を保つ。メモリ・コピー命令は、少なくとも仮想ソース・アドレス、仮想ターゲット・アドレス、及びコピーされるバイト数を識別する標識を含む。メモリ・コピー命令は、メモリ・コントローラによりメモリ・コピー動作を実行するために、メモリ・コントローラに結合されたキューに入れられる。後続の命令が命令パイプラインから利用可能になったときの実行が続行される。 （もっと読む）

【課題】割込み要求入力数が少ないＣＰＵを用いても、割込み要因数の増加に対処することができ、しかも、割込み処理の高速化を維持できる情報処理装置を提供する。
【解決手段】割込み要求信号ＩＲ₀〜ＩＲ_m-1はＣＰＵ８に与え、割込み要求信号ＩＲ_m〜ＩＲ_m+nは割込み拡張手段１２に与える。割込み拡張手段１２は、割込み要求を受け付けたときは、対応した割込み処理に必要なＩＮＴ命令のオペランド部の値（割込みベクタ番号）を命令生成手段１６で生成し、この生成した値で記憶手段１７が保持するＩＮＴ命令のオペランド部の値を書き換えると共に、ＣＰＵ８に割込み要求を行う。ＣＰＵ８は、命令生成手段１６からの割込み要求を受け付けたときは、記憶手段１７が保持するＩＮＴ命令を実行して割込み処理を行う。 （もっと読む）

【課題】アドレス計算例外の発生の有無を検出する例外チェックに要する処理を削減し、高速にアドレス計算を行う。
【解決手段】プログラム制御部は、エミュレーション対象アーキテクチャのアドレスを、上位アドレスと下位アドレスとの間に１ビットのＣビットを配置したアドレスに変換した上でアドレス計算を行い、アドレス計算後のアドレスがＴＬＢにエントリされているか判定する。アドレス計算後のアドレスがＴＬＢにエントリされていない場合はＴＬＢフォルトハンドラに移行し、ＴＬＢ制御部が、Ｃビットの値に基づいてアドレス計算において上位アドレスからの桁下がりまたは上位アドレスへの桁上がりが発生したか否かを検出する。桁下がりまたは桁上がりが発生していれば、アドレス計算例外処理ルーチンに移行し、発生していなければ、アドレス計算後のアドレスについてＴＬＢ登録を行う。 （もっと読む）