【課題】プロセッサが有している機能を利用して、実際の使用に適した形で実行可能な命令数を増加したプロセッサの実現。
【解決手段】命令を実行する演算部23,33と、演算部で実行する命令をデコードし、オペコードを出力する命令デコード部32と、割り込み信号を受け付ける割り込みレジスタ36と、を有し、命令デコード部は、命令に対応させてオペコードを記憶した命令コードマップを有し、入力された命令に応じてオペコードを出力し、命令コードマップは、命令の一部である追加命令に対して出力するオペコードのセットを切替オペコードとして複数セット記憶しており、割り込み信号に応じて切替オペコードのセットを切り替えるプロセッサ。 （もっと読む）

【課題】汎用レジスタの使用効率を最適化することが可能なマイクロコンピュータを提供すること。
【解決手段】制御部１３は、命令コードのデコード結果に応じて、命令の実行を制御する。ＧＲＡレジスタ３２は、複数の汎用レジスタのそれぞれに対するアクセス属性を記憶する。モード記憶部３１は、ＣＰＵの動作を制御するためのモードを記憶する。そして、レジスタアクセス許可判定回路３３は、制御部１３から汎用レジスタに対してアクセス要求がある場合に、ＧＲＡレジスタ３２に記憶されるアクセス属性およびモード記憶部３１に記憶されるモードに応じて、当該汎用レジスタに対するアクセスを許可するか否かを判定する。したがって、モードに対応して使用される汎用レジスタの本数を変更することができ、汎用レジスタの使用効率を最適化することが可能となる。 （もっと読む）

【課題】ＣＰＵと拡張演算器を備える情報処理装置において割込み命令が発生した時に、少ない専用命令数で必要なデータ全てを退避させる。
【解決手段】「ＧＥＴＡＣＸ Ｄｍ，Ｄｎ」という１つの専用命令で全てのレジスタからのデータの退避を実現する。Ｄｍは、汎用レジスタ１０４から第１データ入力バス１２０に出力される値であり、拡張演算器１１０の各演算機はそれぞれ自己の値を認識している。Ｄｍが自己を指定する値の場合に各演算機は自己内部のレジスタに格納されているデータをセレクタ１１６に出力する。拡張演算器情報出力回路１１７は、拡張演算器１１０に搭載されている演算器の個数の情報を記憶しており、第１データ入力バス１２０の値がその数値を上回るとフラグレジスタ１０２に「１」を出力し、ＣＰＵ１００はフラグレジスタ１０２の値が「１」になっていることを以ってレジスタからのデータの対比が終了したことを認識する。 （もっと読む）

システム（３００）は、マスタプロセッサ（３０１）と少なくとも１つのスレーブプロセッサ（３２１，３３１）とを有する。前記マスタプロセッサ（３０１）の状態には第１の複数の変数が含まれ、前記スレーブプロセッサ（３２１，３３１）の状態には第２の複数の変数が含まれる。前記システム（３００）は、前記マスタプロセッサ（３０１）と前記スレーブプロセッサ（３２１，３３１）とによってデータが処理されるパラレル動作モードと、前記マスタプロセッサ（３０１）によってデータが処理されるシリアル動作モードとを有する。前記システム（３００）は、前記パラレル動作モードで割り込みまたは例外が発生すると、前記第１の複数の変数および前記第２の複数の変数の少なくとも一部をバッファメモリ（３１３）に保存するステップと、前記システム（３００）を前記シリアル動作モードに切り替えるステップと、を実行する。前記スレーブプロセッサ（３２１，３３１）で前記割り込みまたは例外が発生した場合に、前記第１の複数の変数の少なくとも１つが、前記第２の複数の変数の少なくとも１つの値にセットされる。
（もっと読む）

【課題】割込み要求入力数が少ないＣＰＵを用いても、割込み要因数の増加に対処することができ、しかも、割込み処理の高速化を維持できる情報処理装置を提供する。
【解決手段】割込み要求信号ＩＲ₀〜ＩＲ_m-1はＣＰＵ８に与え、割込み要求信号ＩＲ_m〜ＩＲ_m+nは割込み拡張手段１２に与える。割込み拡張手段１２は、割込み要求を受け付けたときは、対応した割込み処理に必要なＩＮＴ命令のオペランド部の値（割込みベクタ番号）を命令生成手段１６で生成し、この生成した値で記憶手段１７が保持するＩＮＴ命令のオペランド部の値を書き換えると共に、ＣＰＵ８に割込み要求を行う。ＣＰＵ８は、命令生成手段１６からの割込み要求を受け付けたときは、記憶手段１７が保持するＩＮＴ命令を実行して割込み処理を行う。 （もっと読む）

【課題】本発明は、改良された形態の、単純化された縮小命令セット・コンピューター（ＲＩＳＣ）マイクロプロセッサーに関する。特に、スタック構造をとるマイクロプロセッサーに関する。
【解決手段】本発明のある態様では、マイクロプロセッサーシステムはマイクロプロセッシングユニットと入出力プロセッサー（ＩＯＰ）とを含んでいる。大域メモリーユニットは中央処理装置及びＩＯＰと連結されている。ある手段が、中央処理装置及びＩＯＰの大域メモリーユニットへのアクセスを裁定する。ある形態では大域メモリーユニットは複数の大域レジスタを含んでいる。 （もっと読む）

【課題】プログラム実行時にスタック領域が当初想定したメモリ領域を越えてデータ領域等を破壊し、プログラムが予期せぬ動作をしてしまうことを、ソフトウエアの負担増大を抑えながら、防止する。
【解決手段】スタックポインタレジスタと、第１スタック領域の終端アドレスを設定するスタック終端レジスタと、第２スタック領域の開始アドレスを設定するための第２スタック領域開始レジスタと、プッシュ動作時にはスタックポインタレジスタのアドレスが第１スタック領域の終端に到達した時にスタックポインタレジスタのアドレスを第２スタック領域の開始アドレスに置換え、ポップ動作時にはスタックポインタレジスタのアドレスが第２スタック領域の開始アドレスに到達した時にスタックポインタレジスタのアドレスを第１スタック領域の終端アドレスに置換えるスタックポインタ制御回路とを備える。 （もっと読む）

【課題】 擬似並行的に複数のプログラムを効率的に実行可能なプロセッサを提供する。
【解決手段】 複数のレジスタ群と、複数のレジスタ群のうちいずれか１つを、プログラム実行の基礎とする実行対象レジスタ群として選択し、選択先を所定時間毎に切り替えるレジスタ切替部４１２と、切り替え毎に、実行対象レジスタ群にあるレジスタ値群によりプログラムを特定し、特定したプログラムを実行する処理実行部４１０と、プログラムの実行を中断する中断事由が発生していることを検出し、中断事由が解消したことを検出し、プログラムの実行をするハードウエアの消費電力を低減する処理制御部４１１とを備え、処理実行部４１０は、プログラムについての中断事由の発生が検出された場合、中断事由が解消するまでプログラムの実行のために割り当てられるべき実行期間を放棄し、処理制御部４１１が放棄している間、電力低減を実施するプロセッサ。
（もっと読む）

【課題】 従来はオーバーヘッドが生じるし、内部変数の一貫性が崩れやすい、プログラムの文面上もそれらが分離されてしまうので通読性が低下するといった問題でエミュレーションプログラム作成に際して誤りが入り易い。
【解決手段】アクセス例外に起因する割り込みのコンテキストスイッチを抑止してＯＳへの割り込みを禁止する装置で、Ｓビットレジスタ４０ｃ、Ｅビットレジスタ４０ｄ、セット部４０ｅ、テスト部４０ｆ、コンテキストスイッチ制御部４１２を備え、エミュレーションプログラム中でエミュレーション対象命令オペランドにアクセスする箇所、つまりプログラムステップあるいは命令が明確であり特定できるという点に着目しエミュレーション実行ルーチンでエミュレーション対象命令オペランドにアクセスした後アクセス例外があったかどうかを判定し、判定がアクセス例外有りならば出口ルーチンに制御を渡す。 （もっと読む）