【課題】複数のＣＰＵがメモリーを共有する構成を、より単純な回路構成によって実現する。
【解決手段】複数のＣＰＵ１２１、１２２と、これら複数のＣＰＵ１２１、１２２により共有されるＲＯＭ１３０とを備え、少なくともいずれかのＣＰＵがメインＣＰＵとして起動し、メインＣＰＵ用の所定のアドレスに基づいてＲＯＭ１３０から起動プログラムを読み出した後、他のＣＰＵを起動させる制御を行い、メインＣＰＵにより起動されたＣＰＵ１２２は、サブＣＰＵ用の所定のアドレスに従ってＲＯＭ１３０から起動プログラムを読み出す。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、初期化処理を効率化して少なくとも一部の機能を早期に開始できるようにする。
【解決手段】ＣＰＵ＃０が、ＯＳの起動に用いられるハードウェア装置であるＭＥＭ＃０、ＤＥＶ＃０、ＤＥＶ＃２の初期化を、ＯＳの起動に用いられないハードウェア装置であるＤＥＶ＃１の初期化に先立って行い、ＭＥＭ＃０、ＤＥＶ＃０、ＤＥＶ＃２を用いてＯＳを起動する。また、ＣＰＵ１０２が、ＯＳの起動と並行して、ＤＥＶ＃１の初期化を行う。ＯＳの起動に用いられるハードウェア装置を優先して起動することでＯＳを早期に起動して、全ての初期化処理が完了していなくても一部のアプリケーション（ＡＰＰ＃０）が開始できるようにしている。 （もっと読む）

【課題】装置の小型化を図ること。
【解決手段】制御回路１００は、ＣＰＵ１０と、ＣＰＵ１０で動作させる第１のプログラムを記憶するフラッシュメモリ２２を有するＣＰＵ２０と、第１のプログラムをＣＰＵ１０に読み込ませる第２のプログラムを記憶するＲＯＭ３３とを有している。ＣＰＵ１０は、読み出した第２のプログラムを実行することで第１のプログラムの読み込み準備完了をＣＰＵ２０に通知する。ＣＰＵ２０は、第１のプログラムの読み込み準備完了に基づいて、ＣＰＵ１０への第１のプログラムの転送を開始する。 （もっと読む）

【解決手段】 一部の実施形態によると、複数のプロセッサコアを含むシステムの動的ハードウェア再構成を実行するために用いられるシステム再構成用のコードおよびデータをキャッシュして、動的ハードウェア再構成の間、直接メモリアクセスまたは間接メモリアクセスを禁止する。複数のプロセッサコアのうち一のプロセッサコアが、キャッシュされたシステム再構成用のコードおよびデータを実行して、ハードウェアを動的に再構成する。他の実施形態も説明および請求している。 （もっと読む）

外部装置からの要求を処理するマルチコアプロセッサが有する複数のプロセッサコアのうちの或るプロセッサコアが、所定のイベントを検出し、物理資源が有する複数のサブ資源のうちのどのサブ資源にどのプロセッサコアが割り当てられているかを表す資源管理情報を基に、上記或るプロセッサコアに割り当てられているサブ資源を特定し、特定したサブ資源を基にリブートする。 （もっと読む）

【課題】圧縮bootableの構造をプロセッサに最適化することで、素早く解凍することを実現し、起動時間を短縮できるようにする。
【解決手段】ストリングディスクリプタ（String Descriptor）を用いてパスワード認証を行うことを特徴とするＵＳＢホスト／デバイスシステム装置を提供することで、夫々のＵＳＢデバイスに固有のＵＳＢクラスを駆動するドライバをＵＳＢホストにインストールすることなく、只ひとつのドライバにて複数のＵＳＢデバイスのセキュリティに対応するＵＳＢホスト／デバイスシステム装置を提供する。 （もっと読む）

【課題】複数プロセッサのブート時におけるブートメモリへのアクセス回数を低減させ、全てのプロセッサがブートするまでの時間を短縮する。
【解決手段】複数のプロセッサ１０１，１０２，１０３は、ブートメモリ４０１に格納された同一のブートコード４１１をフェッチすることで独立にブートする。これにより、複数プロセッサのブート時におけるブートメモリへのアクセス回数を低減させ、全てのプロセッサがブートするまでの時間を短縮できる。 （もっと読む）

【課題】 プログラムのセットアップ時の処理時間を短縮することができると共にコストを低減することもできる光トランシーバを提供する。
【解決手段】 光トランシーバ１Ａでは、ＬＤ１１ａ〜１１ｄを含むＴＯＳＡ１０１と、ＲＯＳＡ１０７と、サブＣＰＵ５Ａ及び５Ｂと、メインＣＰＵ３と、サブＣＰＵ５Ａ及び５Ｂのためのアプリケーションプログラムが格納されており、サブＣＰＵ５Ａ及び５ＢとＳＰＩによって接続されているＥＥＰＲＯＭ２０と、を備えた光トランシーバであって、メインＣＰＵ３は、サブＣＰＵ５Ａ及び５Ｂが該光トランシーバの起動時にＳＰＩを介して順次にＥＥＰＲＯＭ２０からアプリケーションプログラムを読み出し、ＬＤ１１ａ〜１１ｄから各光出力信号が同時に出力開始されるようにサブＣＰＵ５Ａ及び５Ｂに発光制御信号を送出する （もっと読む）

【課題】メインプロセッサの状況にかかわらずサブプロセッサの動作の確認を行うことが可能なマルチプロセッサシステムを提供する。
【解決手段】マルチプロセッサシステム１０は、ＤＤＲ３３と、このＤＤＲ３３の初期設定を行うメインプロセッサ１１と、メインプロセッサ１１によるＤＤＲ３３の初期設定が行われて該ＤＤＲ３３に各サブプロセッサ用の動作プログラムが格納されたあと自身のサブプロセッサ用の動作プログラムを読み出して実行する第１〜第６サブプロセッサ２１〜２６と、メインプロセッサ１１による初期設定の必要がなく各サブプロセッサの動作を確認するための各サブプロセッサ用のセルフテストプログラムを格納したサブプロセッサ用ＲＯＭ３４とを備えている。各サブプロセッサ２１〜２６は、メインプロセッサ１１によるＤＤＲ３３の設定が行われる前にサブプロセッサ用ＲＯＭ３４から自身のセルフテストプログラムを読み出して実行する。 （もっと読む）

【課題】命令セットの異なる２つのコンフィギュラブルプロセッサをスリムなシステム構成でブートできる。
【解決手段】マルチプロセッサシステム１０は、基本命令セットと該基本命令セットとは異なる自己に固有の第１追加命令セットとを有する第１サブプロセッサ２１と、基本命令セットと該基本命令セットとは異なる自己に固有の第２追加命令セットとを有する第２サブプロセッサ２２と、第１及び第２サブプロセッサ２１，２２に接続され第１及び第２追加命令セットを使用せず基本命令セットを使用して作成されたマシンコードのブートプログラムを格納するブートＲＯＭ３４とを備えている。そして、第１及び第２サブプロセッサ２１，２２は、ブートを実行するときに、ブートＲＯＭ３４に記憶されたマシンコードのブートプログラムにしたがってブートを実行する。 （もっと読む）

【課題】 不揮発性メモリ部品毎に対応したシステムＢＩＯＳ更新プログラムの作成が不要となるとともに、不揮発性メモリ部品のインタフェースを統一する。
【解決手段】 ＥＭ４０とブレード１０−１〜１０−ｎとを搭載したブレードシステム１であって、ＥＭ４０が、システムＢＩＯＳイメージを格納するＥＭ用システムＢＩＯＳイメージバッファ４４と、システムＢＩＯＳイメージを取り出して出力するＥＭファームウェア４１とを有し、ブレード１０−１〜１０−ｎが、システムＢＩＯＳイメージを受け取るＢＭＣファームウェア２１と、システムＢＩＯＳイメージを格納するＢＭＣ用システムＢＩＯＳイメージバッファ２６とを有した。 （もっと読む）

【課題】マルチＣＰＵ装置及びそのブート処理方法に関し、汎用性の高いマルチＣＰＵ構成のブート方式を可変にし、安価で汎用性の高いブート処理を可能にする。
【解決手段】ＣＰＵ１１，１２の起動順序を含むＣＰＵのブート方式の情報をブートパターンとして複数種類ブートパターンテーブルに格納し、ブート方式切替え設定部１５により１つのブートパターンを選択してブート方式制御部１４に設定し、ＣＰＵバス制御部１３は該ブートパターンにより指定される起動順序で、ブートプログラムを不揮発性メモリ１８から読み出すバスアクセス権をＣＰＵに与える。アドレス変換部１７はＣＰＵから出力されるアドレス信号をブートパターンに従って不揮発性メモリのブートプログラム格納領域のアドレス信号に変換する。データ幅変換部１６は不揮発性メモリから読み出したデータ信号をブートパターンに従うデータバス幅に変換してＣＰＵ１１，１２に出力する。 （もっと読む）

【課題】 ＯＳプログラムを短時間で起動する「マルチプロセッサ処理システム」を提供する。
【解決手段】 本発明に係るマルチプロセッサ処理システムは、フラッシュメモリに記憶されたＯＳプログラムをメモリにロードし、ロードされたＯＳプログラムを実行する。フラッシュメモリ２０は、ＯＳプログラムを複数のプログラムファイルａ、ｂ、ｃ、ｄに分割した記憶するための記憶空間７２、７４、７６、７８を有する。マスタープロセッサ１０ａにプログラムファイルａを実行させ、この実行に応答して、スレーブプロセッサ１０ｂ、１０ｃ、１０ｄにプログラムファイルｂ、ｃ、ｄを並列にロードさせる。これにより、ＯＳプログラムのロード時間を短縮し、ＯＳプログラムを起動するまでの時間を短くする。 （もっと読む）

【課題】シングルプロセッサ用のソフトウェアを使用可能なアドレス変換装置及びプロセッサシステムを提供すること。
【解決手段】第１アドレスＡ１を保持する第１アドレス保持部１１と、前記第１アドレスＡ１と異なる第２アドレスＡ２を保持する第２アドレス保持部１２と、前記第１アドレスＡ１のうち、変換対象となるビットの情報Ｂを保持する第１対象保持部１３と、第３アドレスＡ３と前記第１アドレスＡ１とを比較する比較部１５と、前記比較部において前記第３アドレスＡ３が前記第１アドレスＡ１に一致する場合に、前記第３アドレスＡ３において、前記第１対象保持部１３に保持される前記情報に相当するビットを、前記第２アドレスＡ２に一致するように変換して第４アドレスＡ４を得る変換部１６とを具備する。 （もっと読む）

【課題】 マルチプロセッサで構成された情報処理装置のプロセッサ間のリセット動作を調停する制御装置を提供する。
【解決手段】 プロセッサのリセット中、その起動を指示するリセット解除指示をマスクするか否かを他のプロセッサからも設定可能な第１のマスク設定手段と、装置全体がリセット状態にあるとき、第１のマスク設定手段のうちいずれか１つをマスクしないように設定する第１の初期設定手段と、周辺装置のリセットを指示するためのリセット指示をマスクするか否かを他のプロセッサから設定可能な第２のマスク設定手段と、各プロセッサからのリセット指示に対し第２のマスク設定手段でマスクされた後の結果に基づいて周辺装置をリセットするプロセッサ制御装置を備える。 （もっと読む）

【課題】それぞれ個別のＯＳが動作する複数のノードを備えるコンピュータシステムにおいて、システム全体の起動時間を短縮する。
【解決手段】本発明によるコンピュータシステム１は、相互に接続された複数のノード１００を具備する。複数のノード１００_１〜１００_ｎは第１のノード１００_２と第２のノード１００_１とを備える。第１のノード１００_２は、所定の初期化処理を実行する第１の初期化処理部２２と、第１の初期化処理部２２における所定の初期化処理によって変更されたメモリ内の状態（状態情報４０）を第２のノード１００_１に送信する実行状態通信部２３とを備える。第２のノード１００_１は状態情報４０に基づき自身の内部状態を変更する実行状態反映部１４を備える。 （もっと読む）

【課題】メモリシステム及びそれを含むメモリ処理方法を提供する。
【解決手段】マルチプロセッサシステムは第１プロセッサ、第１プロセッサと通信する第２プロセッサ、第１プロセッサ及び第２プロセッサをそれぞれブーティングするための第１コード及び第２コードが貯蔵され、第１プロセッサと通信する第１メモリ、第１プロセッサに指定された第２メモリ、第２プロセッサに指定された第３メモリ、及び第１プロセッサ及び第２プロセッサが共有する第４メモリを含む。 （もっと読む）

【課題】プロセッサのアドレス指定モードを阻害することなくクラスタ化マルチプロセッサシステム内で選択されたアプリケーションプロセッサの実行を開始する方法と装置を提供する。
【解決手段】プロセッサを初期設定し、アドレス指定モードを設定し、次いでアクティブモードのプロセッサの各々を指定された開始アドレスロケーションでスピンさせたままにする。アプリケーションプロセッサ１１０，１１２を起動する場合、ＯＳは目的のプロセッサＩＤと所望の開始アドレスを開始アドレスロケーションに書き込むだけでよい。一致するプロセッサＩＤを備えたアプリケーションプロセッサはその開始アドレスロケーションを読み出し、開始アドレスコードセクションに指定されたアドレスにジャンプし、そのロケーションで実行を開始する。 （もっと読む）

【課題】 メインプロセッサと複数のサブプロセッサを備え、各プロセッサ間でメモリを共有するマルチプロセッサシステムにおいて、低コスト化が可能なマルチプロセッサシステムを提供する。
【解決手段】 サブプロセッサのプログラムを初期化部分、各動作共通部分、各動作固有部分に分割し、初期化部分、各動作共通部分は１度メモリに格納されたら上書きを禁止し、各動作固有部分はサブプロセッサの動作に必要なもののみメモリに格納し、メモリに格納された動作固有部分はサブプロセッサが停止したら上書きを許可する。 （もっと読む）