【課題】複数のプロセッサを実装する並列プロセッサシステムにおける並列プロセッサ間通信の試験方法に関し、競合状態での通信試験の実現と、通信試験の障害発生時における障害部位の解析精度の向上。
【解決手段】複数のプロセッサを実装するネットワーク中継装置において、並列に接続された並列プロセッサ間通信の試験方法であって、プロセッサよりパケットを送信先へ送信する送信部と、パケットを受信元より受信する受信部と、パケットを受信元より受信する受信部の待機時間を監視するタイマー部と、受信したパケットと比較する期待値を生成する期待値生成部と、受信したパケットと期待値を比較するチェック部と、パケットを期待値と比較するチェック部の結果より送信部と期待値生成部と受信部の待機時間を監視するタイマー部を制御する制御部とを備え、並列プロセッサ間通信の試験を効率よく実現する。 （もっと読む）

【課題】システムシミュレーション時は高速にシミュレーションができ、デバッグ時にはユーザに必要な情報を的確に通知して、高速性とデバッグ性を両立できること。
【解決手段】システムシミュレータ１００は、ソフトウェア１０２に従って、ハードウェアモデルモデル１０３にアクセスし、ハードウェアモデル１０３をシミュレーション動作させるＣＰＵモデル１０１と、ユーザからの通知を受けたときにハードウェアモデル１０３の状態を算出して出力するデバッグブロック１０４とを実装し、シミュレーション中にはＣＰＵモデル１０１とのアクセス等の最低限度の動作のみを行い、デバッグ用の通知を受けたときのみ、状態を算出してそのシミュレーション時刻でのハードウェアの状態を出力するモデルを作成し、シミュレーション中はシステムに影響を与える最低限度の部分のみ動作させる。 （もっと読む）