【課題】ハードウェアとソフトウェアの協調動作のデバッグを効率的に行うこと。
【解決手段】シミュレーション装置１００は、ソフトウェア１０１の実行中に、ハードウェアモデル１０２にアクセスする特定の関数が実行される場合、論理シミュレータ１０３側となるＣ−ＳＶインターフェース１０４にて特定の関数の関数名を取得する。次に、Ｃ−ＳＶインターフェース１０４は、関数名を記憶領域に格納する。また、論理シミュレータ１０３も、ハードウェアモデル１０２のシミュレーションの結果を記憶領域に格納する。波形ビューワ１１１は、記憶領域に格納されたシミュレーションの結果と関数名とを、時系列で対応付けて表示する。 （もっと読む）

【課題】コンフィギュレーションデータの更新情報を極めて簡素な信号で表現させ得る信号処理ユニットを提供する。
【解決手段】信号処理ユニット１００は、コンフィギュレーションデータの更新情報が周波数信号によって表現され、当該周波数信号がＦＰＧＡから出力される。また、ＣＰＵでは、入力された周波数信号の周波数ｆに基づいて、コンフィギュレーションデータの更新情報を認識する処理を行うこととされる。このため、ＦＰＧＡでは、一つのデータｐｉｎから更新情報に係る信号を出力させることが可能となり、当該ＦＰＧＡに配備される他のデータｐｉｎを有効に利用できる。また、ＣＰＵでは、周波数信号の周波数ｆに基づいて更新情報を特定できるので、パルスエッジ等の間隔を検出することで直ちに更新情報を認識することが可能となる。 （もっと読む）

【課題】エミュレーション装置１１とホストコンピュータ１２との通信回数を抑制することができるエミュレーション観測信号送信システムを提供する。
【解決手段】本発明のエミュレーション観測信号送信システムは、半導体集積回路の動作検証を行うエミュレーション装置と、ホストコンピュータとを備え、前記エミュレーション装置は、被検証回路の動作検証を行うＦＰＧＡと、少なくとも１つの観測用レジスタと、前記ＦＰＧＡから前記観測信号を引き出し、前記観測用レジスタに記憶する記憶位置を決定するエミュレーション制御部と、前記エミュレーション制御部が決定した前記記憶位置に、前記観測信号の信号線を接続する観測信号送信回路を作成する観測用レジスタ記憶位置接続部とを備える。 （もっと読む）

【課題】 ＪＴＡＧ−ＩＣＥやロジックアナライザ等の測定器を用いることなく、ソフトウェアプログラムの介在を極力排除し、ＬＳＩ内部のモードを極力変化させることなく、ソフトウェアプログラム及びハードウェアにおける問題発生条件の特定、及び問題解析を可能とする。
【解決手段】 バスコントローラから供給される各イニシエータとの間で送受信されたデータ、及び当該データに対応する上記イニシエータ識別番号を、バスイニシエータモニタの内蔵メモリに記憶する。そして、所定のアボート、或いはシステムリセットが発生した際に、上記内蔵メモリをライトプロテクト状態とし、このライトプロテクト状態とされた内蔵メモリに記憶されている上記データ及び上記イニシエータ識別番号を、シリアルデータラインを介して外部に出力して問題発生条件の特定及び問題解析を行う。 （もっと読む）

【課題】半導体デバイスの入出力波形やフェイル情報の収集に要する手間を低減することができる半導体試験システムを提供すること。
【解決手段】半導体試験システムは、半導体デバイス１１ａに対して所定の試験を行う半導体試験装置１と、試験条件を設定するとともにこの試験の実行を半導体試験装置１に対して指示する制御装置２とを有する。制御装置２は、試験条件を設定する試験条件設定手段と試験の実行指示を行う実行指示手段と試験によって得られた第１のデータを収集する試験データ収集手段としてのキャプチャ部２０とを備える。キャプチャ部２０は、第１のデータを収集する半導体デバイス１１ａのサイクル位置を可変に設定するとともに、サイクル位置の設定が異なるように設定された複数の試験条件のそれぞれに対応して実行指示を行う。 （もっと読む）

【課題】検証対象マイコンの基準クロックの停止を識別でき、かつその基準クロックの停止期間を測定できるようにする。
【解決手段】検証対象のマイコン２０から出力される出力データを取得し、出力データとともにマイコン２０から出力される基準クロックを用いて、取得した出力データをデータバンク部１２に保存するとともに、クロック動作判別部１５が出力データのサンプリング間隔で基準クロックの停止を判別し、その判別結果をレジスタ制御部１６によりクロック情報レジスタ部１７に書き込み保存するようにして、クロック情報レジスタ部１７に書き込まれた情報に基づいて、基準クロックの停止位置及び停止期間を測定できるようにする。 （もっと読む）

【課題】制御ＬＳＩから高速メモリへのアクセスを外部で容易にモニターすることを可能にする手段を提供する。
【解決手段】高速メモリ(020)の特定のアドレスに対するアクセス波形を制御ＬＳＩ(010)の外部で観測する場合は、波形観測対象のアドレスをアドレス比較部(014)で判断し、高速メモリ(020)のアドレスへのアクセスとして波形観測対象のアドレスが発生した場合、アドレス比較部(014)とＡＮＤゲート(019)によりバストレース信号切替部(015)を制御して、高速メモリバス(017)と低速メモリバス(018)を接続する。これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 （もっと読む）

【課題】 システムにおけるノイズによる多様な異常状態を発生させ、異常状態から正常状態に復帰したか否かを判断する装置および方法を提供する。
【解決手段】 システムの初期状態の出力電圧波形が検知され（Ｓ１０）、記憶される（Ｓ１２）。ノイズ周波数のパラメータ初期値として１ＧＨｚと設定されると（Ｓ１４にてＹＥＳ）、周波数が１ＧＨｚのノイズがノイズ発生部１６から発生される（Ｓ１６）。一定時間が経過すると（Ｓ１８にてＹＥＳ）、ノイズ発生後の出力信号の電圧波形が検知され（Ｓ２０）、記憶される（Ｓ２２）。初期状態の出力電圧波形と、ノイズ発生後の出力電圧波形とが一致しない場合（Ｓ２４にてＹＥＳ）には、ノイズの発生が停止され（Ｓ２８）、一定時間の経過後（Ｓ３０にてＹＥＳ）、再び出力信号の電圧波形が検知され（Ｓ３２）、記憶される（Ｓ３４）。このとき記憶された電圧波形が、初期状態の出力電圧波形と一致しない場合（Ｓ３６にてＮＯ）、不合格と判定される（Ｓ４２）。 （もっと読む）

【課題】 システムＬＳＩを用いて製品開発を行う際のデバッグ方法およびデバッグ装置に関し、異常発生個所を時間軸で視覚的に特定することができる。
【解決手段】 発行された複数の制御コマンドを順次実行し、複数の制御コマンドがそれぞれもつＩＤを取得し、複数の制御コマンドのうちいずれかを実行している状態にあることを示すコマンド実行ステータスを取得し、制御コマンドの実行状態をコマンド実行パルスとして生成し、取得されたＩＤをパルスとして生成し、コマンド実行ステータスをパルスとして生成する。さらに、コマンド実行パルスと、ＩＤパルスと、ステータスパルスとを、外部の信号測定部へ出力して表示する。 （もっと読む）