【課題】スタンバイ状態時にＳＲＡＭにデータを保持できる電圧が与えられている場合に、パワーオンリセットがかからないようにすることができる半導体装置を提供する。
【解決手段】ＣＰＵ５は、スタンバイ状態に遷移することを通知する。電源制御回路１１は、スタンバイ状態時に、ＳＲＡＭ４における電力消費を低減させる。ＰＯＲ回路２は、外部電源電圧の値と、現在の状態がスタンバイ状態であるかに応じて、パワーオンリセット信号の活性化を制御する。 （もっと読む）

【課題】複数の電源電圧を駆動電圧とするＳｏＣ ＩＣ（System on a Chip Integrated Circuit）に対し、負荷変動やノイズに影響されること無く、複数の電源電圧の供給とリセット解除タイミングとのシーケンスを守ってリセットを行う。
【解決手段】供給ラインＬ１とリセット端子１６との間においてエミッタを供給ラインＬ１に向けつつコレクタをリセット端子１６に向けて介挿されたトランジスタＴｒ１と、トランジスタＴｒ１のベースとグランドとの間においてコレクタをトランジスタＴｒ１のベースに向けつつエミッタをグランドに向けて介挿されたトランジスタＴｒ２と、トランジスタＴｒ１のコレクタとグランドとの間においてコレクタをトランジスタＴｒ２のコレクタに向けつつエミッタをグランドに向けて介挿されたトランジスタＴｒ３とを備える。 （もっと読む）

【課題】ＰＯＲ／ＬＶＤ検出回路によるリセット信号の外部出力と外部リセット信号の入力を同一端子で兼用でき、外部出力するリセット信号が外部からのリセット信号の入力系に回り込むことを抑制する。
【解決手段】リセット信号の外部出力と外部からのリセット信号の入力に外部リセット端子（ＲＥＳＩＯＮ）を兼用させ、電源電圧の安定状態では外部リセット端子からのリセット入力を許可し、検出回路（３）により電源電圧の投入又は電源電圧のレベル低下のリセット要因を検知したときはその検出信号を利用して、入出力バッファ（４）にリセット信号を外部リセット端子に出力させると共に入出力バッファからその入力経路への当該リセット信号の回り込みをマスクする制御を行う、リセットコントローラ（１０）を採用する。外部へのリセット信号の出力より早く前記マスクを行い、マスク期間は、リセット指示から解除までの期間よりも長い期間とする。 （もっと読む）

【課題】ＣＰＵによるブートコードの実行速度の高速化とシステムの柔軟性の確保とを両立させつつ、マスタ回路と集積回路とを組み合わせた情報処理システムと、マスタ回路を備えない小規模な情報処理システムとに共用することが容易な集積回路、及びこの集積回路を用いた情報処理システムを提供する。
【解決手段】ＣＰＵと、ＲＡＭと、外部に不揮発性メモリを接続可能なＳＰＩマスタ２３と、ＲＡＭへのアクセスを受け付けるＳＰＩスレーブ２４と、第１ブートモードが設定された場合、開始アドレスを含んで不揮発性メモリをマッピングし、第２ブートモードが設定された場合、開始アドレスを含んでＲＡＭのアドレスをマッピングするアドレスマッピング部２５と、第１ブートモードではリセット信号に応じてＣＰＵのリセットを解除し、第２ブートモードでは第２インターフェース部を介したアクセスに応じてＣＰＵのリセットを解除するリセット制御部２６とを備えた。 （もっと読む）

【課題】ＦＰＧＡ等の書換え可能なデバイスの初期化処理完了タイミングと、制御部のリセット解除タイミングのずれによる誤動作を防止することができる制御装置を提供する。
【解決手段】メインスイッチＳＷ１がオンされると、ＦＰＧＡ２、電源監視ＩＣ５にバッテリ電源電圧ＢＡＴＴが供給され、ＦＰＧＡ２はコンフィグレーションＲＯＭ３からコンフィグレーション情報を読み出して、初期化処理を開始する。一方、イグニッションスイッチ信号ＩＧＳＷがメインリレー回路６に入力されると、電源監視ＩＣ５がＣＰＵ１に電源電圧Ｖｃｃを供給するとともに、一定時間後にリセット解除信号ＲＥＳＥＴをＡＮＤ回路８に出力し、ＦＰＧＡ２がコンフィグ完了信号を出力した後、ＡＮＤ回路８がＣＰＵ１のリセット解除信号入力端子にオン信号を入力する。 （もっと読む）

【課題】 ユーザの誤操作によって制御手段が強制的にリセット動作を実行してしまうことを防止するリセット装置を提供すること。
【解決手段】 第１操作部２が操作され、リセット制御部に開始信号が供給されている間に、第２操作部５が操作され、パルス信号がリセット制御部に供給されることにより、リセット制御部は、パルス信号のハイレベルの回数をカウントする。ハイレベルの回数が所定回数に達すると、リセット制御部は、リセット信号をマイコン１０に供給する。従って、第１操作部２、第２操作部５の少なくとも一方が操作されないとマイコン１０にリセット信号が供給されないので、マイコン１０をリセット動作させる意思がないにもかかわらず、誤操作によってマイコン１０がリセット動作することを防止することができる。 （もっと読む）

【課題】複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システムを提供する。
【解決手段】本発明はメモリカードのリセット方法に関する。メモリカードは複数のインターフェースと複数の機能ブロックを有し、それぞれの機能ブロックは対応するインターフェースと関連する。メモリカードのリセット方法は、複数のインターフェースのうち選択されたインターフェースのためのリセット信号を検出する段階、及び選択されたインターフェースと関連する機能ブロックをインタラプトする段階、を含む。 （もっと読む）

ＳＥＯタイマー（３）はＵＳＢバスのＳＥＯ状態が３ｍｓ以上継続したことを検出し、サスペンド／リセット判別回路（４）へＳＥ０３ｍｓ検出信号をアサートする。サスペンド／リセット判別回路（４）はＤ＋信号線にプルアップ抵抗（６）を接続し、ＵＳＢバスがＳＥＯ状態であることを検出し、リセット制御回路（７）ヘリセット検出信号をアサートする。リセット制御回路（７）はハイスピード・モード用のレシーバ（８）へ閾値レベル変更信号をアサートする。レシーバ（８）は閾値を２５０ｍＶに変更する。チャープドライブＫの実行、終了後に、リセット制御回路７はＵＳＢバスのＫ状態を検出したら、レシーバ（８）へ閾値レベル変更信号をネゲートする。レシーバ（８）は閾値を１２５ｍＶに戻す。
（もっと読む）