【課題】複素数の偏角を簡便に算定する。
【解決手段】偏角算定部２０は、複素数Ｘの実部Ｒe[Ｘ]および虚部Ｉm[Ｘ]を符号反転により非負値に変換したうえで実部Ｒe[Ｘ]と虚部Ｉm[Ｘ]との和Ｍおよび差Ｓを算定する。偏角算定部２０は、和Ｍに対する差Ｓの比Ｒを算定し、比Ｒから複素数Ｘの暫定偏角φを算定する。暫定偏角φの算定には、例えば近似式「φ＝（π/４）・（−Ｒ＋１）」が適用される。偏角算定部２０は、符号反転前の複素数Ｘが属する象限に対応する偏角θに暫定偏角φを変換する。 （もっと読む）

離散フーリエ変換を行う回路。回路は、固定論理デバイス内に提供することができる、またはプログラム可能論理デバイス等のプログラム可能集積回路デバイス内に構成することができる。回路は、離散フーリエ変換演算の入力値の仮数を加算するための浮動小数点加算段と、浮動小数点加算段の出力を回転因子で乗算するための固定小数点段と、を含む。固定小数点段は、複数のセットの回転因子を記憶するためのメモリを含み、それらのセットはそれぞれ、異なる量だけシフトされた個別の回転因子のコピーと、浮動小数点段の出力の指数間の差分を判定し、その差分をセットのそれぞれ内のその個別の回転因子のそれらのコピーから選択するためのインデックスとして使用するための回路と、を含む。
（もっと読む）

【課題】既約多項式ｐに最も近い可約多項式を求める。
【解決手段】ｄｅｇ（・）を多項式・の全次数、ｐを既約多項式、ｄｅｇ（ｐ）＝ｎ、ｆ_０を多項式として、第一演算部１が多項式ｆ_０ｇ_１がｄｅｇ（ｆ_０ｇ_１）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｇ_１を求め、第二演算部２が多項式ｆ_２’ｇ_１がｄｅｇ（ｆ_２’ｇ_１）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｆ_２’を求め、ｆ_２＝ｆ_２’／‖ｆ_２’‖_２として、第三演算部３が多項式ｆ_２ｇ_２がｄｅｇ（ｆ_２ｇ_２）≦ｎを満たし既約多項式ｐに最も近くなるような多項式ｇ_２を求め、多項式ｇ_２で多項式ｇ_１を置き換えて、第二演算部２及び第三演算部３の処理を繰り返す。 （もっと読む）

【課題】乗累算演算を実行するデータ処理装置及び方法を提供する。
【解決手段】該データ処理装置は、制御信号に応答して、入力データ要素において、データ処理演算を実行するデータ処理回路を含む。命令デコーダ回路は、入力オペランドとして、第１入力データ要素、第２入力データ要素及び述語値を指定する述語化された乗累算命令に応答して、データ処理回路を制御するように制御信号を生成し、第１入力データ要素および前記第２入力データ要素を乗算し、乗算データ要素を生成し、該述語値が第１の値を有する場合、該乗算データ要素を初期累算データ要素に加算して結果累算データ要素を生成し、該述語値が第２の値を有する場合、該初期累算データ要素から該乗算データ要素を減算して、該結果累算データ要素を生成することで、乗累算演算を実行する。本発明は、パフォーマンス、エネルギー消費及びコード密度を改善する。 （もっと読む）

【課題】 バタフライ演算を効率的に行う
【解決手段】 実数部Ｑ（Ｒｅ）＝（Ｘ（Ｒｅ）−Ｙ（Ｒｅ））・Ｚ（Ｒｅ）−（Ｘ（Ｉｍ）−Ｙ（Ｉｍ））・Ｚ（Ｉｍ）、虚数部Ｑ（Ｉｍ）＝（Ｘ（Ｒｅ）−Ｙ（Ｒｅ））・Ｚ（Ｉｍ）＋（Ｘ（Ｉｍ）−Ｙ（Ｉｍ））・Ｚ（Ｒｅ）なるバタフライ演算を行う。Ｘ（Ｒｅ）をビットａ列、Ｘ（Ｉｍ）をビットｂ列、Ｙ（Ｒｅ）をビットｃ列、Ｙ（Ｉｍ）をビットｄ列、Ｚ（Ｒｅ）をビットｅ列、Ｚ（Ｉｍ）をビットｆ列で与え、図示の式に基づく演算を行う。「（Ｋ・Ｍ）＋（Ｌ・Ｍbar）」なる形式からなるγ１〜γ８の積和演算を、ビットＭの論理値に基づいて、ビットＫもしくはＬのいずれかを選択して出力するセレクタを用いて実行する。虚数部Ｑ（Ｉｍ）についても同様の式を用い、セレクタを用いた演算を行う。 （もっと読む）

【課題】行列関連の演算を実行する際に適している、効率的なプロセッサ素子アーキテクチャを提供する。
【解決手段】線形アレーは、ヘッド・プロセッサ素子と、一組の通常のプロセッサ素子とを含み、ヘッド・プロセッサ素子は、アレーの最も近い隣接プロセッサ素子と相互接続していて、隣接していない通常のプロセッサ素子から、ヘッド・プロセッサ素子へのフィードバック経路を持つ。各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、およびレジスタ・ファイルを含む。ヘッド・プロセッサ素子は、非線形関数ゼネレータを含む。各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるように、パイプライン処理している。アレーを制御するために、超長命令語（ＶＬＩＷ）プログラム、またはその他のタイプのプログラムを使用することができる。 （もっと読む）

【課題】複素領域Ｄに零点を持つ一変数実多項式のうち、領域Ｄに零点を持たない一変数実多項式ｆに最も近い一変数実多項式ｆ~と、一変数実多項式ｆとのｌ^∞-ノルムで定義された距離を、最悪の場合であっても多項式時間の計算量で求める。
【解決手段】領域Ｄの境界Λ上の点αに対して、この点αを零点とする一変数実多項式のうち一変数実多項式f(x)に最も近い一変数実多項式g(x)と一変数実多項式f(x)との距離を与える関数Φ(α)を用いて、区分境界Λ₁,Λ₂,…,Λ_Kごとに関数Φ(α)の最小値を求め（距離候補探索：Ｓ５０、Ｓ５１、Ｓ６、Ｓ７１〜７５、Ｓ８１〜８５）、この距離候補探索で得られた値のうち最小のものを求める（最小距離算出：Ｓ５２）。 （もっと読む）

【課題】 バタフライ演算を効率的に行う
【解決手段】 実数部Ｑ（Ｒｅ）＝（Ｘ（Ｒｅ）−Ｙ（Ｒｅ））・Ｚ（Ｒｅ）−（Ｘ（Ｉｍ）−Ｙ（Ｉｍ））・Ｚ（Ｉｍ）、虚数部Ｑ（Ｉｍ）＝（Ｘ（Ｒｅ）−Ｙ（Ｒｅ））・Ｚ（Ｉｍ）＋（Ｘ（Ｉｍ）−Ｙ（Ｉｍ））・Ｚ（Ｒｅ）なるバタフライ演算を行う。Ｘ（Ｒｅ）をビットａ列、Ｘ（Ｉｍ）をビットｂ列、Ｙ（Ｒｅ）をビットｃ列、Ｙ（Ｉｍ）をビットｄ列、Ｚ（Ｒｅ）をビットｅ列、Ｚ（Ｉｍ）をビットｆ列で与え、図示の式に基づく演算を行う。「（Ｋ・Ｍ）＋（Ｌ・Ｍbar）」なる形式からなるγ１〜γ６の積和演算を、ビットＭの論理値に基づいて、ビットＫもしくはＬのいずれかを選択して出力するセレクタを用いて実行する。虚数部Ｑ（Ｉｍ）についても同様の式を用い、セレクタを用いた演算を行う。 （もっと読む）

【課題】例えばＳＩＭＤ浮動小数点積和演算等における各種演算組み合わせを少ない命令種別コード数で実現する。
【解決手段】演算装置１が、一の命令における一以上の未使用ビットに、該一の命令によって実行される通常処理とは異なる拡張処理の実行指示をレジスタ１１と演算器１２ｂ，１２ｅとの少なくとも一方に対して行なう拡張指示情報を設定する設定部２０を有する。 （もっと読む）

【課題】積和演算におけるスケーリングによる計算精度の低下を、追加のレジスタを過度に使用することなく抑制する。
【解決手段】複素積和演算ユニット１３は、（１）第１の複素数データの実部又は虚部と第３の複素数データの実部とを乗算する乗算器１３２０、（２）第１の複素数データの虚部又は実部と第３の複素数データの虚部とを乗算する乗算器１３２１、（３）第２の複素数データの実部又は虚部と第４の複素数データの実部とを乗算する乗算器１３２２、（４）第２の複素数データの虚部又は実部と第４の複素数データの虚部とを乗算する乗算器１３２３、（５）乗算器１３２０〜１３２３の出力値（各々最大３２ビット長）を相互に加算又は減算して１つの演算結果を出力する第１の加減算部（加減算器１３４０、１３４１並びに加算器１３５０）、（６）第１の加減算部の出力値をレジスタ長が６４ビットである第３のレジスタに加算する加算器１３７０を有する。 （もっと読む）

【課題】複素乗算を含む複素演算を実行するマイクロプロセッサにおいて、入力される複素数データの実部及び虚部の格納順序に対する制約を緩和する。
【解決手段】マイクロプロセッサ１は、複素演算ユニット１４０を含む命令実行部１４を備える。複素演算ユニット１４０は、レジスタファイル１３から供給される第１及び第２の複素数データを用いて複素乗算を含む複素演算を実行し、当該複素演算の結果をレジスタファイル１３に向けて出力する。さらに、複素演算ユニット１４０は、データ格納位置決定手段の具体例であるセレクタ１４９０及び１４９１を有する。セレクタ１４９０及び１４９１は、複素演算ユニット１４０の出力データの実部及び虚部のレジスタファイル１３内における格納順序が、第１及び第２の複素数データの実部及び虚部の格納順序と一致するように、出力データの実部及び虚部のレジスタファイル１３内での格納位置を決定する。 （もっと読む）

【課題】複素領域Ｄに零点を持つ一変数実多項式のうち、領域Ｄに零点を持たない一変数実多項式ｆに最も近い一変数実多項式ｆ~と、一変数実多項式ｆとのｌ^∞-ノルムで定義された距離を求める。
【解決手段】f(x)=e₀(x)+Σ_j=1ⁿa_je_j(x) (a_j∈Ｒ)として、領域Ｄの各区分境界Ｃ_kと集合｛Σ_j=1ⁿ±e_j(x)｝に属する多項式q(x)との組合せ毎に得られるf(x)+tq(x)=0の零点の候補に対応して得られる絶対値|t|のうち最小のものを求める〔処理Ａ〕。また、各区分境界Ｃ_kと{1,2,…,n}に属する整数μと集合{Σ_{1≦j≦n,j≠μ}±e_j(x)}に属する多項式p_μ(x)との組合せ毎に得られるf(x)+t_μe_μ(x)+τp_μ(x)=0の零点の候補に対応して得られる絶対値|τ|のうち最小のものを求める〔処理Ｂ〕。処理Ａと処理Ｂで得られた値のうち最小のものが最小距離である。 （もっと読む）

【課題】複素対称行列の係数行列を有する連立一次方程式をより高速に解くための方法を提供する。
【解決手段】連立一次方程式の解を反復的に決定する方法は、一種の非定常反復法を用いる。ここで、対象とする連立一次方程式は、Ｎ行×Ｎ列の係数行列Ａと、Ｎ行×１列の係数行列ｂとを用いて、Ｎ行×１列の変数行列ｘについて、Ａｘ＝ｂと表すことができる。特に、係数行列Ａが複素対称行列であるものを対象とする。反復解を初期値から残差ベクトルに基づき修正し、収束するまで反復処理する。 （もっと読む）

【課題】事前にモデルの設定を行うことなく、分布関数の数や形を決定する。
【解決手段】光学測定等によるスペクトル強度分布や統計データによる統計分布の離散データを入力して有限長の区間に分割し、予測係数算出部１２により、各区間毎の離散データを用いて、予測係数ａ_k,nを算出し、物理量算出部１３により、所定の関係式を満たすＫ個の複素数ｗ_k,nを算出し、表示部１４により、複素数ｗ_k,nのうち虚部が０でないものの実部をプロットする。これにより、入力された離散データに含まれる分布の形や数および分布関数のパラメータを推定することができる。 （もっと読む）

【課題】ドット積演算に必要な命令数の大幅な削減を行う方法、装置、およびプログラム手段を提供する。
【解決手段】一実施形態では、装置は、１つのマイクロオペレーションに復号化された第１の命令を実行する実行リソースを含む。第１の命令に応答して、実行リソースは、少なくとも２つのソースオペランドのドット積を整数および浮動小数点を含む特定のデータタイプに対して演算し、結果値を前記ソースオペランドのうちの１つと同じレジスタまたはメモリロケーションに格納する。 （もっと読む）

クラスタードＳＩＭＤマイクロ・アーキテクチャを有するプログラマブル・デジタル信号プロセッサは、複数のアクセラレータ・ユニットと、そして複素数計算ユニットと、を備える。複数のアクセラレータ・ユニットの各々は一つ以上の専用機能を実行することができる。プロセッサ・コアは整数命令を実行することができる整数実行ユニットを含む。複素数計算ユニットは、複素ベクトル命令を実行するように構成されうる。複素数計算ユニットは、第１及び第２クラスタード実行パイプラインを含みうる。第１クラスタード実行パイプラインは、第１複素ベクトル命令を実行するように構成される一つ以上の複素数計算論理ユニット・データパスを含みうる。第２クラスタード実行パイプラインは、第２複素ベクトル命令を実行するように構成される一つ以上の複素乗算器／アキュムレータ・データパスを含みうる。
（もっと読む）

本発明は、複数のメモリユニット、複数のアクセラレータユニット、及びプロセッサコアを含むプログラム可能デジタル信号プロセッサに関する。デジタル信号プロセッサには、更に、メモリユニットと、アクセラレータユニットと、プロセッサコアとの間に選択的に接続性を提供するように構成し得るプログラム可能回路網が含まれる。各アクセラレータユニットは、１つ以上の専用機能を実施するように構成し得る。プロセッサコアには、データ経路フロー制御に関連する命令を実行するように構成し得る実行ユニットを含み得る。プログラム可能回路網は、特定の命令の実行に応じて、選択的に接続性を提供するように構成し得る。
（もっと読む）

多数の異なるタイプのアルゴリズムを行う方法およびシステムによれば、これらのアルゴリズムのすべてに対して同じ乗算器を使用することができる単一の数学エンジン（３０）が利用される。この数学エンジンには、選択的に制御される並列出力レジスタ（３３）と、少なくとも１つの選択的に制御されるメモリ（３１）と、複数のＰＥ（processing element）（４０）とが含まれる。この出力レジスタと、メモリと、ＰＥとは、パフォームされるアルゴリズムに応じて、選択的に制御される。
（もっと読む）

【課題】 ＯＦＤＭ信号を復調する際のＦＦＴ演算を高精度に行う。
【解決手段】 ＦＦＴ演算回路１は、ワークメモリ７内に格納されているバタフライ演算結果を参照して、演算データのビット量を制御するビット量制御回路８を備えている。ビット量制御回路８は、バタフライ演算をするとオーバーフローする可能性があるビット量を有するデータの数が一定数より多く含まれている場合には、ワークメモリ７内のデータを全てをＬＳＢ側にビットシフトさせる。また、ビット量制御回路８は、バタフライ演算をするとオーバーフローする可能性があるビット量を有するデータの数が一定数より少ない場合には、当該オーバーフローする可能性があるビット量を有するデータのＭＳＢ側のビットをクリップする。 （もっと読む）