【課題】１個のＦＩＦＯ回路に格納されているデータを複数のＣＰＵが互いに独立して読出せるＦＩＦＯデータ読出装置を提供する。
【解決手段】ＣＰＵ２およびＣＰＵ４によるＦＩＦＯ回路１２に対する読出要求は、ＦＩＦＯ読出回路２０により処理される。ＦＩＦＯ回路１２に対するＣＰＵ２による総読出回数がＣＰＵ４による総読出回数以上であれば、ＦＩＦＯ読出回路２０はＦＩＦＯ回路１２からデータを読み出してＣＰＵ２に送出するとともに、ＣＰＵ４用のＤＰＲＡＭ３２にそのデータを書き込む。ＣＰＵ２による総読出回数がＣＰＵ４による総読出回数よりも小さい場合、ＣＰＵ２によるＦＩＦＯ回路１２に対する読出要求に対応するデータは、すでにＣＰＵ４に送出されているとともにＣＰＵ２用のＤＰＲＡＭ３０に書き込まれているので、ＦＩＦＯ読出回路２０は、ＤＰＲＡＭ３０の該当アドレス位置からデータを読出してＣＰＵ２に出力する。 （もっと読む）

【課題】
スタックメモリの使用領域を動的に変更することにより、ワークメモリサイズの空き領域を適宜拡張させて処理能力を安定的に維持できる情報処理装置を提供する。
【解決手段】
情報処理装置は、情報処理データを、スタックメモリ及びワークメモリに領域分割された内部メモリに記憶する内部RAM１と、内部RAM１が記憶したデータに関して、内部RAM１の物理アドレス及びポインタアドレスの相互変換を行うアドレス変換部２と、内部RAM１のスタックメモリの空き領域が閾値を越えた場合には、この空き領域の少なくとも一部にスタックメモリの使用中領域を移動するようにアドレス変換部２に指示し、内部RAM１の領域分割を再編成する内部RAM管理部３と、スタックポインタレジスタ４１と汎用レジスタ４２とを含み、各種プログラムが動作するプロセッサコア４と、プロセッサ１０の外部に配設され、データ記憶可能な外部RAM５と、内部RAM１と部RAM５との相互間のデータ移動をDMAC６とを備える。 （もっと読む）

【課題】フリップフロップを他の論理と兼用することができるメモリ制御方法、メモリ制御装置を提供する。
【解決手段】メモリに対するデータの書き込みにおける書き込み位置を選択する場合、メモリの格納領域のうち、少なくとも１つ以上の格納領域を有する格納ブロックにおける格納領域のアドレスと、格納ブロックに対して冗長化され、少なくとも１つ以上の格納領域を有する複数の冗長化ブロックのいずれかにおける格納領域のアドレスとを書き込み位置として選択し、データの書き込みによりメモリに書き込まれたデータの読み出しにおける読み出し位置を選択する場合、格納ブロックにおける格納領域のアドレスと、複数の冗長化ブロックのアドレスのうち、書き込み位置の選択において選択されたアドレスとを前記読み出し位置として選択する。 （もっと読む）

【課題】ＦＩＦＯのオーバーフローおよびアンダーフローを防止することが可能なデータ処理装置を提供すること。
【解決手段】演算エンジン２（２１）は、ＲＤ用ＦＩＦＯ２（２２）に記憶されたデータに対して演算処理を行ない、演算結果をＷＲ用ＦＩＦＯ２（２３）に格納する。ＲＥＱ発行制御部２４ａは、ＲＤ用ＦＩＦＯ２（２２）からのデータ読出要求と、ＷＲ用ＦＩＦＯ２（２３）からのデータ書込要求とが発行されたときに、ＲＤ用ＦＩＦＯ２（２２）に蓄積された有効データ数が優先制御条件設定レジスタ２６に設定された下限値未満の場合に、データ読出要求を優先して発行する。また、ＷＲ用ＦＩＦＯ２（２３）に蓄積された有効データ数が優先制御条件設定レジスタ２６に設定された上限値を超える場合に、データ書込要求を優先して発行する。したがって、ＦＩＦＯのオーバーフローおよびアンダーフローを防止することが可能となる。 （もっと読む）

【課題】連想メモリを使用して各属性用の専用記憶領域を用意することなく、属性に応じた処理を可能とするネットワーク中継装置を提供する。
【解決手段】受信したデータに対応するエントリが登録されたＣＡＭと、ＣＡＭの動作を制御する制御部とを備え、エントリはデータの属性を表す属性情報と、同一属性のデータの処理順序を管理するページ情報とを含み、制御部はＣＡＭに新たなエントリを登録する際にＣＡＭの空きエントリのアドレスを取得し、該取得したアドレスが新たなエントリの属性情報と同一属性の最後のエントリのアドレスよりも大きい場合、新たなエントリのページ情報を最後のエントリのページ情報と同じページ番号とし、小さい場合新たなエントリのページ情報を最後のエントリのページ情報とは異なるページ番号として、新たなエントリを取得した空きエントリのアドレスに追加することにより、上記課題を解決する。 （もっと読む）

【課題】ハードウェア追加を必要とせず、リード命令の滞留を解消することができるデータ転送方法を提供することである。
【解決手段】本発明は、リード命令処理部（６）のリード命令退避手段（１３）で、他ノードからリード命令を受信した時にリード命令を格納するバッファ（９）の空き状態を判定する。バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 （もっと読む）

【課題】メモリのデータを破壊したハードウェアを特定することができるメモリ監視装置及びメモリ監視方法を提供すること
【解決手段】本発明にかかるメモリ監視装置は、複数のタスクのそれぞれに対して割り当てた複数のデータ領域と、データ領域のそれぞれに隣接し、所定の値を格納した複数のタグ領域を有するメモリ２０を備える。また、メモリ２０にデータを書き込む複数の処理装置３０、４０、５０の一が、メモリ２０にデータを書き込む場合に、該処理装置３０、４０、５０を識別するＩＤ値を取得するＩＤ値取得部１２と、タグ領域に格納された値が所定の値から書き換えられたことを検出した場合に、ＩＤ取得部が取得したＩＤ値に基づいて、書き換えを行った処理装置を特定する書換検出部１１と、を備える。 （もっと読む）

【課題】２ポートメモリのリード動作と動作モニタとを相互に影響を及ぼすことなく行う。
【解決手段】２ポートメモリ６は、ＦＩＦＯメモリ２において２ポートメモリ３を構成する２ポートＳＲＡＭと同一構成の２ポートＳＲＡＭからなる。この２ポートメモリ６は、２ポートメモリ３と共通のライトアドレスＷＡｄｄ、ライトデータＷＤ、ライトイネーブル信号ＷＥおよび動作クロックが与えられる。これにより２ポートメモリ３，６に同じライトデータＷＤが同じタイミングで同じアドレスにライトされる。２ポートメモリ３は、リードポインタ５によって与えられるリードアドレスＲＡｄｄからリードデータＲＤがリードされる。一方、２ポートメモリ６は、ＣＰＵ７によって与えられるアドレスＡｄｄからリードデータＲＤがリードされる。これにより、２ポートメモリ６は、２ポートメモリ３と異なるタイミングで異なるアドレスからリードデータをリードすることができる。 （もっと読む）

【課題】スタック伸張の適否の確認に要する冗長なハードウェアを削減する。
【解決手段】情報処理装置１が有するＣＰＵ１０は、アドレス空間へのアクセス命令の実行に基づいてアクセス先を指定するための第１のアドレス情報を含むアクセス要求を出力する。また、ＣＰＵ１０は、スタックの伸張に際して、伸張後のスタックポインタ位置を特定するための第２のアドレス情報を含むチェック要求を出力する。情報処理装置１が有する保護設定チェック部１４は、メモリアクセス要求の違反検出のためにメモリ保護情報記憶部１１０に設定されたメモリ保護情報と第２のアドレス情報とを照合することにより、更新予定のスタックポインタ位置が、スタックとして使用可能なスタック領域として予め確保されている部分アドレス空間に含まれるか否かを確認する。 （もっと読む）

【課題】各入力側メモリに格納されたデータを効率良く読み出して共用メモリに格納すると共に、共用メモリに格納したデータを出力側メモリに効率良く出力して共用メモリを効率良くシェアすることができるメモリバス負荷調整装置を提供する。
【解決手段】優先順位決定回路部９０は、各入力側モニタ部３１〜３３から空き容量の最小値をそれぞれ取得すると共に、各出力側モニタ部７１〜７３から各空き容量の最大値をそれぞれ取得し、各入力側モニタ部３１〜３３から取得した各空き容量の最小値がもっとも小さい入力側メモリ２１〜２３を最優先してデータを読み出す読み出し優先指令をメモリ調停回路部４０に出力すると共に、各出力側モニタ部７１〜７３から取得した各空き容量の最大値がもっとも大きい出力側メモリ６１〜６３を最優先してデータを書き込む書き込み優先指令をメモリ調停回路部４０に出力する。 （もっと読む）

【課題】安価に実現できる装置で、連続的に供給されるデータを長時間安定して記録できるようにする。
【解決手段】汎用のパソコンの拡張バス２２に、ＦＩＦＯメモリを有する入力バッファ回路１４を追加する。システム・メモリ２０をＦＩＦＯとして機能させるマルチスレッドのソフトウェアを実行することで、入力バッファ回路１４からの入力データはシステム・メモリ２０に書き込まれる処理をされながら、これとは非同期にシステム・メモリ２０からハードディスク２４へ書き込み処理される。ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 （もっと読む）

ストリームベース通信環境内にデータ処理システムが設けられる。このデータ処理システムは、複数の処理ジョブ(j1-j5)のストリームベース処理を行う少なくとも１つの処理ユニット(PU1,PU2)と、アドレスレンジを有するメモリ手段(MEM)と、前記メモリ手段(MEM)のアドレスレンジの一部分にそれぞれマッピングされた複数のＦＩＦＯメモリを具える。これらのＦＩＦＯの各々は前記複数の処理ジョブ(j1-j5)の１つと通信できるようにそれぞれ１つの処理ジョブに関連付けられる。前記メモリ手段(MEM)内で前記複数のＦＩＦＯにより現在使用されていないアドレスレンジを識別し、少なくとも１つのＦＩＦＯのアドレスレンジをメモリ手段(MEM)内の現在使用されていないアドレスレンジへ移動させるアドレス変換ユニットが設けられる。
（もっと読む）

【課題】 回路規模を抑え、さらに、容易に制御を行って、非同期かつ双方向にデータ転送を行うことが可能なデータ転送装置を提供する。
【解決手段】 ブロックサイズが小さいＡ側のデータＤＡを一時蓄積する２ポートメモリと、ブロックサイズが大きいＢ側のデータＤＢを一時蓄積する１ポートメモリと、Ａ側のデータＤＡの２ポートメモリへの入出力を制御する制御回路Ａと、Ｂ側のデータＤＢの１ポートメモリへの入出力および１ポートメモリと２ポートメモリとの間のデータ転送を制御する制御回路Ｂを備えたデータ転送装置１０Ａを用いて、Ａ側からＢ側にデータ転送を行う場合、Ａ側から２ポートメモリにデータ書き込みを行い、２ポートメモリと１ポートメモリの間でデータ転送を行い、Ｂ側から１ポートメモリのデータ読み出しを行う。 （もっと読む）

本発明は、読取りよりも書込みに高いコストを要する少なくとも１つのメモリ・セルを有するメモリ用のコントローラを提供する。このメモリ・セルは、第１のアドレス情報に割り振られ、メモリ・データを格納するようにされている。本発明のメモリ・コントローラは、レジスタを備えている。前記レジスタおよび前記メモリに接続された書込みコントローラは、前記第１のアドレス情報およびそれに割り振られた書込みデータを含む書込み要求を受け取り、前記第１のアドレス情報が前記レジスタ内に格納されているかどうか確認するようにされている。ＹＥＳの場合、書込みコントローラは、前記第１の書込みデータを、前記第１のアドレス情報に割り振られた、前記レジスタ内の以前の書込み要求の第２の書込みデータと比較する。ＮＯの場合、書込みコントローラは、前記第１の書込みデータを、第１のアドレス情報に割り振られた前記メモリ・データと比較する。書込みコントローラはさらに、前記第１のアドレス情報および前記第１の書込みデータをそれぞれ前記レジスタに転送し、第１または第２の書込みデータがそれぞれ前記メモリ・データと異なる場合、前記レジスタから前記メモリへの前記第１または第２の書込みデータの書込み動作をそれぞれ開始する。本発明のメモリ・コントローラを使用すると、メモリへの連続的アクセスを提供しながら、書込み電力を節減することができる。
（もっと読む）

ＦＩＦＯ（１２）に書き込まれるデータを読み取る際にこうむるジッタの量を、ＦＩＦＯを読み取りクロック・パルスによって周波数ｘでクロッキングすることによって削減することが可能であり、そのとき、ｘは整数であり、ｆｎは、データを書き込むようメモリがクロッキングされる周波数である。読み取りアドレスをＦＩＦＯにｆｎ程度の周波数で入力して、メモリが読み取りクロッキング・パルスによってクロッキングされる場合に読み取って連続した位置に記憶されているサンプルの読み取りを可能にするよう、メモリにおいて連続した位置を識別する。少なくとも１つの連続した読み取りアドレスの持続時間は、メモリ容量を所定の閾値未満に維持するようメモリ利用度ステータスに応じて改変される。
（もっと読む）

【課題】ストリーミングデータのＲＡＭへの書き込み、及びＲＡＭからの読み出しを工夫して、ＲＡＭのコスト及びサイズ面の負担を増やさずに、ストリーミングデータの処理を効率よくするＲＡＭの制御方法を提供することを目的とする。
【解決手段】ＲＡＭ（ランダムアクセスメモリ）を論理的に二面分割し、読み出し及び書き込み処理をそれそれ独立させ、次ページが空いた場合、論理的分割ＲＡＭが所有するモジュールの空きを通知することにより、その内の一面にデータを書き込み、別の一面からデータを読み出しと交互に面を使用する。 （もっと読む）