Fターム[5B060BA17]の内容
Fターム[5B060BA17]の下位に属するFターム
上位/下位ビット分割送出 (1)
データバスを使用するもの (1)
Fターム[5B060BA17]に分類される特許
1 - 2 / 2
半導体装置及びデータ処理システム
【課題】外部からのアクセスに対する高速な応答性を実現しながら外部からアクセスを受けるためのアドレス入力に割当てられる外部端子の数が少ない半導体装置を提供する。
【解決手段】自らのアドレス空間に保有するリソースを他の外部デバイスが直接アクセスできるようにするために、外部からのアクセスに必要なアドレス信号の一部を入力する外部端子303,304と、前記外部端子から入力されたアドレス情報の上位側を補完するための補完レジスタ401と、外部からアクセス可能なモードレジスタ400と、前記アドレス空間をアクセスするためのアドレス信号を前記外部端子からの入力情報、必要な補完情報及び前記モードレジスタのモード情報に基づく形態で生成するアドレス制御回路202とを、外部インタフェース回路に採用する。
(もっと読む)
仮想計算機システム
【課題】
PCI-Expressバスに代表される汎用のIOバスを有するサーバにおいて、32bitアドレッシングモードのI/Oアクセスを可能とするLPAR環境を提供する。
【解決手段】
(1) LPAR上のOSで発行されたIOトランザクションが32bitフォーマットであった場合で、かつ変換後の絶対アドレスが32bit空間を超えている場合に、IOトランザクションのパケットフォーマットを変換する。
(2) LPAR上のOSで発行されたIOトランザクションにECRCが付与されていた場合に、ECRCを再計算して最終受領先で正常に受信できるようにする。
(3) ECRCが既にエラーになっていた場合には、同じエラーを再現するようなECRCパターンを生成してパケットに付与する。
(4) 前記のECRC生成について、32bitと64bitのCRC演算器を搭載して同時に計算し、パケット生成時にバス上のデータ長を元に正しいCRC演算結果を選択する。
(もっと読む)
1 - 2 / 2
[ Back to top ]