【課題】ブロックの断片化した記憶領域を有効に利用することで、記録時間の大幅な低下を防止する。
【解決手段】速度情報検出手段５は、外部記憶装置７内の複数のブロックで構成されたユニットの使用状況をもとに、全ブロックが未使用の状態であるユニットを高速書き込み可能なユニット、一部のブロックが使用済であるユニットを低速ユニットとしてランク分けを行う。記憶領域選択手段６は、この速度情報を参照し、画像処理手段２からの符号量の発生状況に応じて、ブロックが断片化された状態のユニットを有効に使用することを書き込み制御手段４に指示する。 （もっと読む）

【課題】バースト転送は、タイムラグが大きい。
【解決手段】メモリ制御回路は、データバッファとコマンド分割回路とバースト長テーブルとバーストタイミング制御回路とを具備する。データバッファは、バースト転送される毎に指定される第１バースト長の転送データを格納する。コマンド分割回路は、第１バースト長を分割バースト長に分割する。予めメモリには１回のコマンド発行に応答してバースト転送可能な第２バースト長が設定されており、その第２バースト長で転送できるように分割バースト長が決められる。バースト長テーブルは、分割バースト長を記憶する。バーストタイミング制御回路は、データバッファに格納された転送データを、バースト長テーブルに記憶される前記分割バースト長ずつメモリにバースト転送する。バーストタイミング制御回路は、分割バースト長により示されるデータ数の転送データがデータバッファに格納されたとき、メモリに対するバースト転送を開始する。 （もっと読む）

ローカルデータをシリアル化して、それをシリアル化したフィードスルー・データと選択的にマージしてシリアルデータストリームを出力して、パラレル−イン−シリアル−アウト（ＰＩＳＯ）シフトレジスタ、マルチプレクサ、及び、トランスミッタを備える集積回路。ＰＩＳＯシフトレジスタは、ローカル・データバス上のパラレルデータを、シリアル化されたローカルデータにシリアル化する。マルチプレクサは、シリアル化されたローカルデータ及びフィードスルー・データを選択的にマージしてシリアルデータストリームにする。トランスミッタは、シリアルデータリンク上にシリアルデータストリームをドライブする。本発明の他の実施形態において、メモリモジュールのための方法は、入力シリアルデータストリームを受信することと、マージイネーブル信号に応じて、データのローカル・フレーム及びデータのフィードスルー・フレームを一緒にマージして出力シリアルデータストリームにすること、そして、次のメモリモジュール又はメモリコントローラにノースバウンドデータ出力上の出力シリアルデータストリームを送信すること、を含む。 （もっと読む）

通信インターフェース（たとえば、メモリインターフェース）には、データソースに結合されるよう適応され、かつ多くのデータ処理段階を有するデータ処理チャネルが含まれる。バイパスネットワーク又はパイプラインが、データ処理チャネルに結合され、データ処理チャネル内の少なくとも１つの段階をバイパスするよう構成可能である。コントローラが、パフォーマンス基準に基づいてデータ処理チャネルの少なくとも１つの段階をバイパスするバイパスネットワークを構成するよう、バイパスネットワークに結合される。いくつかの実施形態又はオペレーションモードによっては、バイパスネットワークは、アイドル期間後のアイドルレイテンシを減少させるために、データ処理チャネルの少なくとも１つの段階をバイパスするよう構成される。代替実施形態又はオペレーションモードによっては、バイパスチャネルは、データスループットを増加するために、データ処理チャネルの少なくとも１つの段階を含むよう構成される。
（もっと読む）

メモリにトランザクションを発行するマシーン可読媒体、方法及び装置が開示される。一部の実施例では、メモリコントローラは、選択基準に基づき保留中のトランザクションを選択し、選択されたトランザクションをメモリに発行するようにしてもよい。さらに、メモリコントローラは、あるライトトランザクションが１以上のライトトランザクション系列の最後のライトトランザクションであると判断すると、当該ライトトランザクションによりアクセスされたページをクローズするようにしてもよい。
（もっと読む）

低遅延メモリ１１８におけるデータ構造体を選択的に複製する方法および装置を提供する。このメモリ１１８は、同一データ構造体の複製コピーを格納するように構成される複数の個別のメモリバンク４３２を有する。格納されたデータ構造体へのアクセス要求を受信すると、低遅延メモリ１１８のアクセスコントローラ１６０はメモリバンクのうちの１つを選択し、次に、選択されたメモリバンクから格納データにアクセスする。メモリバンクの選択は、それぞれのメモリバンクの相対的有効性を比較するサーモメータ技術を用いて達成できる。最終的な効率を得られる例示的なデータ構造体には、決定性有限オートマトン（ＤＦＡ）グラフ、および格納されるよりも高頻度でロードされる他のデータ構造体が含まれる。 （もっと読む）

【課題】検出セルを使ってリード・アフター・ライトのブロック機能を組み込むレジスタ・ファイル装置および方法により、高性能のレジスタ・ファイルに改良された読み込みアクセスのタイミングを提供する。
【解決手段】レジスタ・ファイル・セルと同一で、レジスタ・ファイル・アレイ内に配置する一又は複数の検出セルを使って、検出セルを書き込みのたびに2つの値を変動するようにまたは書き込み後にある特定の値に変化するように、検出セルを構成し、アクティブ検出セルの状態変化の検出によって書き込みが完了した時点を検出することにより、レジスタ・ファイルにおけるレジスタの読み込み操作を制御する。状態変化の検出を使って、読み込みストローブの前縁を遅延させることができ、または次の読み込みストローブの生成を遅延させるアクセス制御ロジックで使うこともできる。このように、レジスタ・ファイルは、各アプリケーションに合わせて調整しなくてもよく、電圧およびクロック・スキューの変動に合わせたスケーラブルな設計を提供する。 （もっと読む）

【課題】本発明は、少なくとも１つのメモリバンク（２１、２２、２３、２４）を含み、少なくとも１つのチャネル（６、７、８）経由でＩＣと通信する外部ＤＲＡＭ（２）を使用する該ＩＣのためのメモリコントローラに関する。
【解決手段】本発明によると、メモリコントローラ（１）は、コマンドに対して静的に割り当てられた優先度と、チャネルに対して動的に割り当てられる優先度に基づきメモリバンクコマンド伝送の優先度を割り当てるコマンドスケジューラ（３）を備えている。 （もっと読む）