【課題】予め設定されたデータ長と異なるデータ長を送信してくる外部システムとの間でも支障のないデータの授受を行うことができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、データを記憶するメモリ部２１と、ホストデバイスから供給された論理アドレスをメモリ部２１の物理アドレスに変換する機能を有し、メモリ部２１の読み出し及び書き込みを制御するメモリコントローラ２２とを備える。メモリコントローラ２２は、外部装置からアクセスされるデータの長さが予め規定された所定のデータ長よりも短い場合、内部でデータ長を整合させてメモリ部２１と外部装置との間のデータの授受を行う。 （もっと読む）

1つまたは複数のメモリバンクへアクセスする方法を、直列アクセスを使用して、または並列アクセスを使用して実行することができる方法およびシステムが提供される。直列モードでは、各リンクは独立型の直列リンクとして動作する。対照的に、並列モード中は、これらのリンクは、1つの並列リンクとして共通で動作する。直列モードでは、入出力制御はリンクごとに独立して受け取られるが、並列モード中は、1組の入出力制御がすべてのリンクによって共通で使用される。
（もっと読む）

パラレルデータをシリアルデータに変換する方法および装置。より具体的には、パラレルデータ（ｄ０、ｄ４、ｄ２、ｄ６、ｄ１、ｄ５、ｄ３、ｄ７）を受信するように構成されたデータパイプライン（６２）と、データパイプライン（６２）からのパラレルデータ（ｄ０、ｄ４、ｄ２、ｄ６、ｄ１、ｄ５、ｄ３、ｄ７）を受信するように配置され、パラレルデータ（ｄ０、ｄ４、ｄ２、ｄ６、ｄ１、ｄ５、ｄ３、ｄ７）をシリアルに出力するように構成された複数のスイッチ（７０）を備えるバイナリソートロジック（６４）とを備えたパラレルシリアル変換器（５２）を提供する。 （もっと読む）

データ処理装置（Ｄ）は、エンディアン方式でプログラムの少なくとも一部を画定するデータを記憶する外部メモリ（ＥＭ）と、Ｎビット幅を有するメモリバス（ＭＢ）を介して外部メモリ（ＥＭ）に接続され、i）プログラムで起動するように適応された組込プロセッサ（ＥＰ）、ii）プログラムの少なくともブートストラップコードを記憶する内部メモリ（ＩＭ）、iii）メモリバス（ＭＢ）に接続された外部メモリインタフェース（ＥＭＩ）、並びに iv）内部メモリ（ＩＭ）及び外部メモリインタフェース（ＥＭＩ）を組込プロセッサ（ＥＰ）に接続するプロセッサバス（ＰＢ）を含む集積回路（ＩＣ）とを含む。外部メモリ（ＥＭ）は、また、それのサイズ（Ｎ／８ビットに等しい）及び記憶されたプログラムデータのエンディアン方式を表現する値を有するＮビットデータワードを選択されたアドレスで記憶もする。データ処理装置（Ｄ）は、また、組込プロセッサ（ＥＰ）及び外部メモリインタフェース（ＥＭＩ）と結合され、外部メモリの選択されたアドレスで外部メモリインタフェース（ＥＭＩ）によって読み込まれたＮビットデータワードの８ビットの少なくとも一部から外部メモリ（ＥＭ）のストレージのサイズ及びエンディアン方式を推定し、推定された外部メモリサイズに従って外部メモリインタフェース（ＥＭＩ）の幅を設定し、ストレージの推定されたエンディアン方式に従って組込プロセッサ（ＥＰ）のデータ処理モードを設定するように構成された設定手段（ＣＭ）も含む。
（もっと読む）