説明

Fターム[5B062FF01]の内容

マイクロコンピュータ (2,258) | システムの拡張 (70) | シングルチップにおける拡張 (60)

Fターム[5B062FF01]の下位に属するFターム

Fターム[5B062FF01]に分類される特許

1 - 8 / 8


【課題】大きなコストや製造工数を要することなく使用できる周辺機能の組合せに対して融通性を有するマイクロコンピュータを提供する。
【解決手段】中央処理装置(2)、動作モードの制御を行うシステムコントローラ(5)、不揮発性メモリ(4)、及び複数の周辺回路(6〜17)を備えたマイクロコンピュータにおいて、システムコントローラは、これに入力されるモード信号(SCMD0,SCMD1)に応じて不揮発性メモリから初期化データ(SYSCONFIG)を読み出して夫々の周辺回路の活性又は非活性を決定し、決定する活性及び非活性の組合せの態様を、モード信号の値によって決める。マイクロコンピュータの設計段階で予め想定し得る周辺機能をチップに搭載し、活性化する周辺機能の組合せを規定する数通りの初期化データを不揮発性メモリの初期的に書き込み、その中からモード信号に応じた初期化データを選択できるように対応付けておく。 (もっと読む)


【課題】
半導体チップ全体に波及する物理的故障の影響を防ぎ、オンチップ冗長化システムの信頼性を高める。
【解決手段】
オンチップ冗長化システムの出力を比較照合する比較照合回路を前記オンチップ冗長化システムとは異なる別の半導体チップに実装する。
別の半導体チップは、望ましくは前記比較照合機能をチップ内で冗長化したシステムオンチップ冗長化システムに電力を供給する電源回路、出力回路を駆動するドライバ回路等と同一の半導体チップに実装する。
【効果】
オンチップ冗長化システムで発生した故障が比較照合回路に波及することを防止する。 (もっと読む)


【課題】大規模集積回路装置において、少ない回路規模の追加で既存回路との後方互換性を保ったまま新規機能を実現し、しかも既存回路との互換動作モードと新規動作モードとの切り替えに起因する動作不良を防止する。
【解決手段】大規模集積回路装置(LSI)100内に、それぞれ独立して信号処理動作を行う複数の回路ブロックA〜Cを構成するとともに、該回路ブロックAを、既存ゲーム機との互換性を持つ互換回路とし、該回路ブロックBおよびCを、該既存ゲーム機にはない新規機能を実現する新規回路とし、該回路ブロックA〜Cの何れかひとつを選択するためのブロック選択信号107〜109、および自己の動作停止のための信号を出力するシステム設定回路102を該LSI内に搭載し、該システム制御回路102を、CPU101などの制御回路により制御するようにした。 (もっと読む)


【課題】外部からの制御を全く必要としないで単体でも機能する完全自立形の基本モジュールを複数組み合わせて別の機能を発揮するIPコアを構成することができる基本モジュール及びIPコアを提供する。
【解決手段】本発明は、他のIPコアとの間で通信データを運ぶデータバス12に対してデータの入出力を司るI/Oインタフェース15と、所定の演算処理を実行するモジュール機能本体16と、同一IPコア内の他のIPコアモジュールとの間で所定のフォーマットのデータを運ぶシステム内バス14に対してデータの入出力を司るモジュール間インタフェース17と、I/Oインタフェース、モジュール機能本体、モジュール間インタフェースを統括制御するコントローラ18とを備えた基本モジュールを特徴とする。 (もっと読む)


【課題】動的に回路構成を再構成可能な半導体装置にて、回路構成の再構成に係る制御情報量を低減できるようにする。
【解決手段】コンフィグレーションデータを記憶する制御データ用メモリ24と、演算器26とを有し、コンフィグレーションデータに応じて回路構成を再構成可能な複数の演算部22と、コンフィグレーションデータを制御データ用メモリから出力させるための構成指定データを記憶するコンフィグレーションメモリ13Aとを備え、コンフィグレーションメモリにはコンフィグレーションデータを記憶せずに、制御データ用メモリからコンフィグレーションデータを出力させるための情報のみを記憶するだけで、コンフィグレーションデータを供給することができるようにする。 (もっと読む)


【課題】集積回路装置の内蔵メモリの容量を大きく削減し、チップサイズを小さくしコストの削減を図ること。
【解決手段】本共用内蔵メモリ回路100は、1又は複数のデータブロックで構成されたメモリ部110と、タグマスター部130と、所定のタイミングでメモリ部の所定のデータブロックのデータを外部メモリへライトバックする制御または外部メモリからのメモリ部の所定のデータブロックへデータのフィルする制御を行うライトバック・フィル制御回路200と、メモリ部へのアクセス元のマスタ回路を検出し、検出したマスタ回路を特定するためのマスターアドレス情報を生成するマスターアドレス生成回路350を含む。タグマスター部に記憶されているマスター情報と、生成されたマスターアドレス情報とを比較し、比較結果に基づき外部メモリから当該データブロックへのフィルの必要性の有無を判断する。 (もっと読む)


【課題】 内蔵の温度センサーによって周囲温度を正確に計るための技術を提供する。
【解決手段】 周囲温度情報を処理対象とする半導体集積回路(100)において、それぞれ温度検出を可能とする複数の温度センサー(101,102)と、上記複数の温度センサーの温度検出結果に基づいてチップ自身の発熱に起因する誤差要因を排除することによって上記周囲温度情報を算出可能な演算部(107)とを設ける。上記複数の温度センサーの温度検出結果に基づいてチップ自身の発熱に起因する誤差要因を排除することによって上記周囲温度情報が算出されることにより、内蔵の温度センサーによって周囲温度を正確に計ることができるようになる。 (もっと読む)


【課題】 CPUとアクセラレータが連携して動作する際に発生するメモリアクセスでのデータ連携によるボトルネックを最小限に抑えて、マルチメディア処理性能を高めることができるマイコンを提供する。
【解決手段】 CPU11とアクセラレータ12を有し、CPU11とアクセラレータ12が連携してマルチメディア処理を行うマルチメディアマイコン1において、CPU11とアクセラレータ12間のデータ連携がメモリ2を介して行うために発生するメモリアクセスによるボトルネックを解消するために、メモリ2の手前に、CPU11とアクセラレータ12が共通にアクセス可能なI/O専用キャッシュ14を設け、データ連携に必要なデータをI/O専用キャッシュ14で保持することで、CPU11とアクセラレータ12間のデータ連携を高速化し、マルチメディア処理の高速化を実現する。 (もっと読む)


1 - 8 / 8