【課題】メモリカードに保存したマイコンのアプリケーション命令コードを読み出しを高速化する。
【解決手段】メインマイコンＬＳＩ１１００とカードホストＬＳＩ１２００とメモリカード１３００ａとがそれぞれ所定のカードバス仕様に準拠したカードバスの信号線ＣＤ１１１０ａ，ＣＤ１２００ａ及びクロック信号線ＣＫ１１１０ａ，ＣＫ１２００ａにより接続されている。ｂｏｏｔ検出回路１２４０のバススイッチ制御信号１２４０ａによりＩ／Ｏ回路１２５０ａ、１２５０ｂの制御方向をアプリケーション命令コードを読み出す方向に設定する。 （もっと読む）

【課題】マイクロコンピュータにおいてメモリアクセスコマンドの生成などの点でシリアルアクセスメモリに対するアクセスのオーバーヘッドを減らす。
【解決手段】 ＣＰＵが出力するアクセス要求に含まれるアドレス及びコマンドに基づいて、シリアルフラッシュメモリに、チップ選択信号及びクロック信号を供給し、前記クロック信号に同期してメモリアドレス及びメモリコマンドを出力してシリアルアクセスメモリのアクセス制御を行うシリアルメモリインタフェースコントローラ（６０）をマイクロコンピュータに搭載し、このシリアルメモリインタフェースコントローラには、前記アクセス要求に応答するメモリアドレス及びメモリコマンドに基づくデータリードを完了したとき、そのリードデータの最後のメモリアドレスに続くアドレスへのリードアクセス要求以外のアクセス要求を検出するまで前記チップ選択信号の活性状態を維持する動作モードを採用する。 （もっと読む）

【課題】短時間で、マスクＲＯＭを備えたシングル・チップの半導体集積回路装置を製造すること。
【解決手段】第１の集積回路（１２）および第１のマスクＲＯＭ（１１）を有する第１の半導体集積回路基板（１０）とプログラマブルＲＯＭ（１５）とが搭載された第１の半導体集積回路装置（２０）の状態において、第１のマスクＲＯＭ（１１）が第１の内部バス（１３）から電気的に切り離された状態で、その第１の集積回路（１２）とプログラマブルＲＯＭ（１５）とを使用して決定された最終的なプログラムを、第１の半導体集積回路基板（１０）と実質的に同一構成の第２の半導体集積回路基板（１００）の第２のマスクＲＯＭ（１１０）に記憶することにより、最終製品としての第２の半導体集積回路装置（２００）を製造する。 （もっと読む）

回路基板（２１０）と、この回路基板上に実装された１又はそれ以上のデジタル信号プロセッサ（１００）とを含む集積回路装置（２００）を提供する。デジタル信号プロセッサ（１００）は、データユニット（１２０）及び制御ユニット（１１０）を含み、データユニットは、特定のアプリケーションの少なくとも一部を実行するために特定の数式を実行するように構成された関数コア（１２４）と、特定のアプリケーションを実行するためのコマンドを制御ユニット及びデータユニットに送信するように構成された１又はそれ以上の命令を記憶する命令メモリ（１２２）とを含み、制御ユニットは、複数のメモリバンク（１３０、１４０）と関数コアの間の、特定のアプリケーションを実行するためのデータの流れを制御するように構成され、複数のメモリバンクは、１又はそれ以上のデジタル信号プロセッサの各々に結合されるとともに、回路基板上に統合された少なくとも２又はそれ以上のローカルメモリバンク（１３０）を含む。 （もっと読む）

【課題】新たなインタフェース仕様に対応することが可能なマイクロコンピュータを提供する。
【解決手段】バスコントローラ３０は、固定バス制御部３４と、可変バス制御部３５とを含む。ＣＰＵ１０は、固定バス制御部３４を介して内部ＲＯＭ５０にアクセスし、可変バス制御論理情報を読み出して、プログラム可能な可変バス制御論理部３５にマッピングする。そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 （もっと読む）

【課題】接続している別のデータプロセッサから、当該データプロセッサの内部機能若しくは当該データプロセッサの外付け回路を効率良く利用する方法を提供する。
【解決手段】一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。これにより、データプロセッサは、実行中のプログラムを中断することなく、別のデータプロセッサの周辺機能等を使うことが可能となる。要するに、一のデータプロセッサは別のデータプロセッサの周辺リソースを共有することが可能になる。 （もっと読む）

【課題】近年、不揮発性メモリ内蔵マイコンに搭載される不揮発性メモリの容量が格段に増加してきたことにより、不揮発性メモリに対する書込み処理の簡便化および高速化が望まれてきている。
【解決手段】本発明のデータ書込み装置の書込み方法は、フラッシュライタからフラッシュマイコンへ書込みデータ等を送信する場合には、ＭＤＡＴＡ信号の立ち下がりエッジ信号をハンドシェーク用の信号として使用し、一方、フラッシュマイコンからフラッシュライタへ応答データを送信する場合には、ＭＤＡＴＡ信号の立ち上がりエッジ信号をハンドシェーク用の信号として使用することを特徴とする。 （もっと読む）

【課題】多数の割込によるデータ転送および使用者毎の固有の処理を可能とし、かつ処理効率が向上できる半導体集積回路装置、さらにこの半導体集積回路装置のデバック効率の向上が可能なエミュレータを提供する。
【解決手段】シングルチップマイクロコンピュータであって、ＣＰＵ１／２、ＲＯＭ１／２、ＲＡＭ１／２、ＲＡＭＰ、タイマ、パルス出力回路、ＳＣＩ、Ａ／Ｄ変換器、ＩＯＰ０〜ＩＯＰ１１、割込コントローラ、バスコントローラ、クロック発振器の機能ブロックから構成され、これらの機能ブロックは、ＣＰＵ１，ＲＯＭ１およびＲＡＭ１がＩＡＢ１，ＩＤＢ１、ＣＰＵ２，ＲＯＭ２およびＲＡＭ２がＩＡＢ２，ＩＤＢ２、ＲＡＭＰがＰＡＢ，ＰＤＢに接続され、このＩＡＢ１，ＩＡＢ２およびＰＡＢと、ＩＤＢ１，ＩＤＢ２およびＰＤＢとの独立したインタフェースによってＣＰＵ１とＣＰＵ２が並列に動作可能となっている。 （もっと読む）

【課題】 ソフトウェア熱プロファイルの分析生成のためにコンピュータによって実施する方法、データ処理システム、およびコンピュータ使用可能コードを提供する。
【解決手段】 熱プロファイルを生成するために、１セットのプロセッサによってプログラムを実行するために１セットの命令ストリームを分析して、分析情報を作成する。分析情報に基づいて温熱指数を生成する。 （もっと読む）

【課題】 プログラムサイズの増加を極力抑制した上で、多様な周辺機能をソフトウエアによって実現することができるマイクロコンピュータを提供する。
【解決手段】 マイクロコンピュータ１０のＣＰＵ１１を、Ｌタスクに記述されている周辺機能命令を１命令として実行処理可能に構成する。そして、ＣＰＵ１１は、オペランドで指定されている汎用レジスタ３０より周辺機能命令の実行に要する情報を取得する共に、当該命令の実行結果に関する情報を汎用レジスタ３０に格納する。 （もっと読む）

【課題】ＣＰＵおよびフラッシュメモリとＤＲＡＭとの２種類のチップを１パッケージ化したパッケージ構造において、回路的にも、外部接続端子数の低減、１パッケージ化による実装面積の縮小を図り、コストダウンが可能な半導体集積回路装置を提供する。
【解決手段】ＣＰＵ、メモリおよび周辺回路などを含むマイクロコンピュータとフラッシュメモリとが搭載されたチップ（ＭＦ）と、ＤＲＡＭとＡＳＩＣなどのロジック回路とが搭載されたチップ（ＡＤ）とからなり、このチップ（ＭＦ）とチップ（ＡＤ）との接続において、アドレス端子（Ａ０〜Ａ１０）、データ入出力端子（Ｄ０〜Ｄ３１）、電源端子（Ｖcc）、接地端子（Ｖss）、ロウアドレスストローブ端子（バーＲＡＳ、カラムアドレスストローブ端子バーＣＡＳＬ，バーＣＡＳＨ，バーＣＡＳＨＬ，バーＣＡＳＨＨ）などの制御端子は、１パッケージ化された半導体集積回路装置の同じ外部接続端子に接続されている。 （もっと読む）

【課題】 セキュリティ情報の取得など、悪意あるプログラムの外部空間での利用を排除する。
【解決手段】 ブートジャンプコードの実行によって、第２外部端子（Ｔ４）を介して取り込まれたキーコードが、予め設定されたコードと一致するか否かを判別する第１機能と、この第１機能によって、上記第２外部端子を介して取り込まれたキーコードが、予め設定されたコードと一致すると判断された場合に、外部のメモリ（２０）に記憶されているプログラムをフェッチして実行する第２機能とを、中央処理装置（１２）によって形成する。上記第２外部端子を介して取り込まれたキーコードが、予め設定されたコードと一致しない限り、上記半導体集積回路の外部に配置されたメモリに記憶されているプログラムをフェッチして実行することはないので、悪意あるプログラムの外部空間での利用を排除することができる。 （もっと読む）

中央処理装置（CPU）が開示される。このCPUは、CPUダイおよび該CPUダイに接合された電圧調整器ダイを三次元実装レイアウトにおいて含む。 （もっと読む）

【課題】 動的に回路構成を再構成可能な半導体装置にて、使用するメモリのサイズを任意に変更できるようにする。
【解決手段】 複数のメモリ３３−１〜３３−５と、コンフィグレーション情報を出力するシーケンサー１１と、シーケンサーから供給されるコンフィグレーション情報に応じて、メモリ領域を再構成するメモリ再構成回路３２とを備え、メモリ再構成回路によりメモリの割り当てを動的に変更するようにして、使用目的に応じてメモリ構成を再構成しメモリのサイズを任意に変更することができるようにする。 （もっと読む）

【課題】 簡単な構成によりシンクロナスダイナミック型ＲＡＭの動作マージンを拡大させてアクセスできるシングル・チップ・データ処理装置を提供する。
【解決手段】 複数の端子を含み、かつ、複数のモードの中の１つが上記複数の端子を介して供給された信号によって決定される外部メモリとともに用いられる。その一部に上記外部メモリが割り付けられるアドレス空間をアクセス可能とするアドレス信号を供給する中央処理装置と、上記外部メモリの上記複数の端子に電気的に連結される複数の外部端子と、上記中央処理装置と上記複数の外部端子に電気的に連結されたメモリ制御信号発生回路を含む。上記メモリ制御信号発生回路は、上記中央処理装置から発生されたアドレス信号の１部にしたがって、上記外部メモリのモードをセットする。 （もっと読む）