【課題】複数のデータ出力装置からの非同期の割り込み要求信号を用いて、欠落なく効率的に確実に、データ受信装置に任意のタイミングでデータを送信するデータ受信システムおよび割り込み実行方法を提供する。
【解決手段】複数のデータ出力装置からの複数のデータを一時的に保持するデータバッファ回路部と、割り込み信号を受信した際に、全てのデータ出力装置に対してデータが保持されているか否かを判断し、入力されているデータを順次受信する割り込みルーチン手段と、割り込み要求信号に応じてデータバッファ回路部からデータを取得し、データの優先順位を判断して並び替える優先データ判断回路部と、並び替えられた複数のデータを、一時的に保持する並べ替え済データバッファ回路部と、前記割り込み要求信号に応じて、前記並べ替え済データバッファ回路部からデータを取得するＣＰＵと、を有することを特徴とするデータ受信システム。 （もっと読む）

【課題】通信時のＣＰＵの負担を軽減すること。
【解決手段】主メモリ部３は、複数受信データ領域を複数ディスクリプタに対応付けるディスクリプタチェイン１２を記録している。通信制御部１０は、ネットワークを介して受信された書き込み受信データがパケットバッファ７に蓄積された場合で、書き込み受信データ領域に対応するディスクリプタが記録可能を示しているときにその書き込み受信データ領域にその書き込み受信データを記録し、そのディスクリプタが記録不可能を示しているときに割り込み信号を出力する。ＣＰＵ２は、その割り込み信号が出力されたときに、読み出し受信データ領域から受信データを読み出し、その読み出し受信データ領域に対応するディスクリプタが記録可能を示すように、そのディスクリプタチェインを更新する。このとき、その割り込み信号は、１パケットごとに出力されないで、ＣＰＵの負担を軽減することができる。 （もっと読む）

【課題】予備系への負荷を抑えながら画音同期精度の低下を抑制し、かつ、音切れの発生を防止すること。
【解決手段】本発明に係るマルチコアシステム２は、プロセッサコア６１上で動作し、ミキシングした合成音声データをＤＭＡ転送用バッファ６３に格納する主系プログラム６１０と、プロセッサコア６２上で動作する予備系プログラム６２０と、ＤＭＡ転送用バッファ６３から転送される合成音声データを順次格納して再生する音声出力部６４を備える。予備系のプログラム６２０は、ＤＭＡ転送完了割込み要求の受信に応じてタイマーを設定し、タイマーがタイムアウトした場合には、ＤＭＡ転送用バッファ６３の合成音声データの格納量が所定のデータ量に達しているか否かを判定し、所定のデータ量に達していないときには、主系プログラム６１０が実行していた合成音声データのミキシング及び格納を引き継いで実行する。 （もっと読む）

【課題】マスタデバイスとスレーブデバイスがＩ２Ｃバスで接続されたＩ２Ｃバス制御回路では、１バイト送受信する毎にＣＰＵに割り込みを発生させて送信データを出力しまた受信データを取得しなければならず、また送信動作と受信動作を別々に行わなければならないので転送準備のための時間が必要であった。このため、通信時間が長くなってしまうという課題があった。本発明はこのような課題を解決することを目的にする。
【解決手段】ＣＰＵとマスタデバイスの間に送受信制御部を設け、送信する前に全送信データと送信データ長をこの送受信制御部に送信してから送信を開始し、全てのデータを受信した後、一括して受信データを出力するようにした。割り込みの回数が減り、かつ送受信制御部が受信準備を行うので、通信時間を短縮することができる。 （もっと読む）

【課題】ＰＣＩ ｅｘｐｒｅｓｓインタフェースで接続されたユニット間において、バッファ故障時に動作継続をすることができない。
【解決手段】本発明によるバッファ縮退方式は、バッファの故障領域を検出すると、検出したバッファの故障領域を使用不可と設定してバッファを縮退するバッファ縮退手段と、縮退されたバッファにおける縮退後の使用可能な容量を算出する容量算出手段と、容量算出手段が算出した容量に基づいて、ペイロードサイズの最大値の設定を更新するペイロードサイズ設定更新手段とを備えたことを特徴とする。 （もっと読む）

データストレージデバイスは、複数のメモリチップと、メモリチップに機能的に結合されるコントローラとを含むことができ、コントローラは、ホストからコマンドのグループを受信することであって、グループ内の各々のコマンドがグループの一部としてコマンドを識別するために同じグループ番号を含むことと、メモリチップを使用してコマンドのグループを処理することと、コマンドのグループが処理を完了すると、単一割り込みを生成してホストに送信することとを行うように配置され構成される。 （もっと読む）

【課題】シリアルインターフェースにおいてコマンドコードを無くすことで、装置間で送受信されるデータのデータ長を短くし、データ転送速度を上げ、回路規模もしくはメモリサイズを小さくし、低消費電力化を行う。
【解決手段】リーダライタ１１からのデータを受信した場合、ＲＦＩＤモジュール３２は、ＩＲＱ線４４で、割り込み信号をホストＣＰＵ３４に出す。ホストＣＰＵ３４は、割り込み信号を受信すると、ＣＬＫ線４１を介して、クロック信号を供給する。ＲＦＩＤモジュール３２は、クロック信号に載せて、ＤＡＴＡ線４２を介して、データ長を示すデータを送信する。ホストＣＰＵ３４は、受信したデータが示すデータ長以上に、受信したデータのデータ長がなったとき、データの受信に関わる処理を終了する。本発明は、リーダライタと通信を行うＩＣカードなどに適用できる。 （もっと読む）

スレーブ装置（１０６）がマスタ装置（１０４）へスレーブサービス要求を提示しマスタ装置からのマスタサービス要求を受理するために、マスタによってのみ通信開始可能なデータ通信バス（１０８）と共に双方向単線式割り込みライン（１０２）を用いる。マスタサービス要求を提示しない場合、マスタ装置（１０４）はマスタ割り込みインターフェイス（１１０）内のプル抵抗を介して割り込みライン電圧を設定することにより割り込みライン電圧をアイドル状態電圧に保持する。スレーブ及びマスタ装置はそれぞれ割り込みライン電圧をアイドル電圧からサービス要求電圧へと設定、又は引き上げることによりサービス要求を提示する。マスタサービス要求に応答する又はスレーブサービス要求の処理をマスタに開始させる場合、スレーブはスレーブ割り込みインターフェイス（１１２）によって割り込みラインをアイドル状態電圧に戻す。速度の遅いスレーブはこれにより保留中のマスタにより開始されたデータトランザクションへの準備をするのに十分な時間を得る。マスタは割り込みライン電圧の要求電圧からアイドル状態電圧への変化を検知し、データ通信バス（１０８）を介して準備の整ったスレーブ装置と通信を行う。 （もっと読む）

【課題】不揮発性メモリ内のデータ書き換え中に外部デバイスが接続されたり取り外されたりしても、不具合が生じることなく正しく認識する。
【解決手段】フラッシュＲＯＭ７０２のデータを書き換える際には、ＣＰＵ７０１は、ＵＳＢホストコントローラ７１１を制御して、ＶＢＵＳ信号線を低レベルに切り換えてＵＳＢハブ７１２を電気的に切断する。そして、フラッシュＲＯＭ７０２のデータ書き換えの終了後に、ＣＰＵ７０１は、ＵＳＢホストコントローラ７１１を制御して、ＶＢＵＳ信号線を高レベルに復帰させてＵＳＢハブ７１２の検出接続処理を実行する。続いて、ＵＳＢハブ７１２に接続されている外部デバイスの検出接続処理を実行する。 （もっと読む）

【課題】プロセッサ間における割込み処理を好適に高速化することができるようにする。
【解決手段】本発明に係る情報処理装置１においては、少なくともＣＰＵ２−１とＣＰＵ２−２を備え、ＣＰＵ２−１とＣＰＵ２−２とが複数の信号線により接続されており、ＣＰＵ２−１は、外部入出力ポート４の各ポートからそれぞれ出力される複数の信号線を、割込み処理を起動する信号線である割込み線とデータ線として使用する信号線である割込みデータ線に分割した上で、ＣＰＵ２−１において発生した割込みに対応する出力信号を割込み線と割込みデータ線に設定し、ＣＰＵ２−２は、割込み線と割込みデータ線に設定された出力信号が外部入出力ポート４と信号線を介して接続されたＣＰＵ２−２の割込みポート６に出力された後、割込みポート６から割込みデータを読み出し、読み出された割込みデータに対応する割込み処理を起動する。 （もっと読む）

【課題】本発明は、ＰＣＩバスを有するホスト装置とＰＣカードとの間で一方のＣＰＵが相手側のシステムバスに直接干渉することのないＰＣカード装置を提供することを目的とする。
【解決手段】ＰＣカード装置は、システムバスと、該システムバスに接続されるマスターデバイスと、外部ＰＣＩバスと接続可能に構成されるＰＣＩバス・インターフェース・コントローラと、該システムバスと該ＰＣＩバス・インターフェース・コントローラとの間に結合される第１のバッファと、該ＰＣＩバス・インターフェース・コントローラを介した該ＰＣＩバス側からの該第１のバッファへのデータ書込みの完了に応答して、該マスターデバイスに書込み完了信号を通知する通知部を含むことを特徴とする。 （もっと読む）

【課題】Ｓｅｒｉａｌ−ＡＴＡインタフェースにノイズが乗って通信異常を発生させる場合において、その通信異常状態をシステムの性能低下をもたらすことなく確実に検知できるようにする。
【解決手段】Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル１６の信号線に乗ったノイズをノイズ検知回路１４が検知して割り込みを発生させることにより、ＣＰＵ１にＳｅｒｉａｌ−ＡＴＡインタフェースの通信異常を知らせる。また、ノイズ検知回路１４によるノイズ検知がＨＤＤ１１へのアクセスを行なっていない待機状態時のＳＹＮＣ通信時に発生した場合、操作パネル１０からの利用者による設定に応じてマスク回路１５が割り込みをマスクする。 （もっと読む）

【課題】各処理部間でのデータ通信時におけるデータ保証の冗長性を排したマルチプロセッサシステムを提供する。
【解決手段】ネットワーク処理部１０１とリアルタイム処理部２０１間のデータ通信時には、送信側のネットワーク処理部１０１から受信側のリアルタイム処理部２０１への送信完了の割り込み信号出力動作および受信側のリアルタイム処理部２０１による送信完了の割り込み入力検知動作によってのみ共有メモリの排他制御を行い、ＴＣＰ／ＩＰプロトコルスタックソフトウェア２１３によってのみデータ化けとデータ喪失に対するデータ保証を実行する。 （もっと読む）

【課題】 送信側装置から受信側装置へのデータ転送中において、送信側装置にてインターラプトが発生した場合、送信側装置からの通知に基づいて送信側装置と受信側装置との接続状態を所定期間維持し、データ処理時間を有効に活用できるようにする。
【解決手段】 送信側装置から受信側装置へのデータ転送中に、送信側装置での割り込み処理発生の検出を行うとともに、割り込み処理発生時には割り込み処理期間を受信側装置に通知して、割り込み処理期間中は送信側装置と受信側装置との接続状態を維持するようにして、データ転送中に割り込み処理が発生しても、割り込み処理終了後に再び最初からデータを転送することなく、割り込み処理発生時に行っていたデータ転送処理を継続して実行できるようにする。 （もっと読む）

処理能力が低いデータ転送装置との間で高速のデータ転送が可能なＩＣカードを提供する。本発明のＩＣカードは、データパケットのデータ長に関する情報を含む管理情報を付加してデータパケットを生成し、前記データパケットを分割してデータ転送装置から指示されたサイズのデータ長のデータブロックを生成する制御部と、１つの前記データパケットを構成する複数の前記データブロックを前記データ転送装置に送信する時、前記管理情報を含む前記データブロックを送信する時には前記データ転送装置に割込信号を送信し、前記管理情報を含まないデータブロックを送信する時には前記データ転送装置に前記割込信号を送信しない通信部と、を有する。
（もっと読む）