バスは２つの電力消費モードを有する。可変バス終端インピーダンスが、異なるバス終端インピーダンスを提供するように制御される。コントローラは、バスに結合され、コントローラに選択的に供給される種々の周波数を有する可変クロックを含む。インピーダンスは、コントローラに供給される周波数に応じて増減される。
（もっと読む）

データ要素を記憶するよう構成された複数の記憶エレメント（１０１〜１０５）と、複数の処理エレメントとを有する電子回路が設けられる。上記複数の処理エレメントは、上記記憶エレメントに記憶されたデータ要素を処理する。動作時において、各記憶エレメントが自身のデータ要素をロードする時点は、電力消費ピークの最大許容値を満足させるために相互に異なったものとする。
（もっと読む）

【課題】 感知できるほどの性能損失なしでプロセッサの電力消費を低減させること。
【解決手段】 スカラ・プロセッサ又はスーパースカラ・プロセッサのような同期式集積回路である。回路コンポーネント又はユニットが、共通システム・クロックによってクロック駆動され、該共通システム・クロックに同期される。クロック駆動ユニットの少なくとも２つが、多数のレジスタ・ステージ、例えばパイプライン・ステージを含む。クロック駆動ユニット内のローカル・クロック生成装置が、共通システム・クロック及び１つ又はそれ以上の他のユニットからのストール状態を組み合わせ、レジスタ・クロック周波数を上下に調整する。 （もっと読む）

システムは、ＡＣ不足状態に応じて、１以上のハードウェア要素の電力消費を低減するよう、システムの１以上のハードウェア要素をスロットルする能力を持つ。
一実施形態では、システムは、ＡＣ不足状態に応じてシステムをメモリにサスペンドすることを遅延する能力をさらに備える。
さらに、システムは、システムが未だアクティブである間にＡＣが回復した場合には、１以上のハードウェア要素をそれらのノーマルな電力消費に戻し、遅延されたメモリへのシステムのサスペンドをキャンセルする能力を備える。

（もっと読む）

マルチコアプロセッサにおいて、メモリ参照の完了を待っているコアへのクロックを無効にするコア割り当てによって周波数の制限をゆるめ、電力節減をしながらパフォーマンスを向上させることを可能にする方法、システムおよび装置。 （もっと読む）

【課題】 「自然数／２」の分周率を実現可能な分周器を簡単な回路で実現する。
【解決手段】 入力信号波形の立ち上がり立ち下がりの双方をトリガとして動作可能な第１両エッジトリガ型フリップフロップ回路（１１）と、上記第１両エッジトリガ型フリップフロップ回路の後段に配置され、上記入力信号波形の立ち上がり立ち下がりの双方をトリガとして動作可能な第２両エッジトリガ型フリップフロップ回路（１２）と、上記第１両エッジトリガ型フリップフロップ回路及び上記第２両エッジトリガ型フリップフロップ回路の出力信号と制御信号とに基づいて上記入力信号の分周比を制御可能な複合ゲート（１３）とを設けることにより、「自然数／２」の分周率を実現可能な分周器の簡素化を達成する。 （もっと読む）