【課題】 画像処理装置の記憶手段にエラーが発生した場合、記憶手段に記憶されたアプリケーションが実行できない状態での縮退動作がなされることを防止する。
【解決手段】 画像処理装置の記憶手段にエラーが発生した場合に、記憶手段にアプリケーションが記憶されているか否かを決定し、その決定に従って、画像処理手段が動作可能となるように制御するか、画像処理手段が動作しないよう制御するかを選択的に実行する。 （もっと読む）

【課題】複数の伝送路を用いてデータの送受信を行うシステムの運用中に、エラーが発生した伝送路を特定する技術を提供する。
【解決手段】送信側は、レーン毎に、そのレーンで送信したデータを用いてＣＲＣ符号を計算し、レーン毎に計算したＣＲＣ符号を格納したＤＬＬＰを送信する。受信側は、レーン毎に、そのレーンで受信したデータを用いてＣＲＣ符号を計算し、ＤＬＬＰを受信すると、そのＤＬＬＰに格納されたＣＲＣ符号を、計算したＣＲＣ符号とレーン毎に比較する。それにより、システムの運用中であってもエラーが発生したレーンを受信側が検出可能にする。 （もっと読む）

【課題】本発明は、情報処理システム及び情報処理方法に係り、統合装置内での異常時に外部装置が行う退避処理を必要最小限に抑えることにある。
【解決手段】統合装置内の各内部装置に、他の内部装置とは異なる条件で異常判定を行わせると共に、異常判定時に共通処理部に対してハードウェア資源（ＨＷ）のフェールセーフ（ＦＳ）要求を通知させる。共通処理部に、内部装置からのＦＳ要求の通知を受けた場合に、他の内部装置に対してＨＷのＦＳ動作を事前に通知させる。内部装置に、共通処理部からの事前通知を受けた場合に、共通処理部に対してＨＷのＦＳ動作許可を通知させると共に、協調処理を行う外部装置に対して、ＨＷのＦＳ動作及び異常が自内部装置と他の内部装置との何れに起因するのかを通知させる。また、共通処理部に、内部装置からのＦＳ要求の通知を受けかつＦＳ動作許可の通知を受けた場合に、ＨＷをＦＳ動作させる。 （もっと読む）

【課題】複数のパスに影響を及ぼす障害が発生した場合のコンピュータの動作安定化を実現する。
【解決手段】ディスク装置24に設けられた複数の論理ディスクLUの各々と複数のパスを介して通信可能とされたサーバ12において、(1)或るパスでI/O遅延が発生し、(2)ログにメッセージが記録され、(3)これがログトラップによって検知されると、(4)パス閉塞制御シェルが起動される。このシェルは、同一のＨＢＡを経由する複数のパスから成るパスのグループに対し、対応するロックディレクトリの有無を確認し、無ければ対応するロックディレクトリの作成を試行し、作成に成功した場合には、(5)管理テーブル上で前記グループの全パスを閉塞し、(6)ログトラップの動作を停止させる。 （もっと読む）

【課題】 I/Oドロワを備えるブレードサーバシステムについて、障害の発生したI/Oドロワ上のPCIe Cardの物理位置の特定方法を提供する。
【解決手段】 I/Oドロワ内に設けたI/Oドロワ制御コントロールウェア(IODC)が、PCIe SwitchのレジスタにI/Oドロワ番号を書き込む第一の書込み機能、PCIe SwitchのDownstream Port内レジスタにPCIe Cardの物理slot番号を書き込む第二の書込み機能を持つ。PCIe Cardに障害が起きた際、サーバブレード側のEFIが、PCIe Switch内のレジスタをリードすることで、I/Oドロワ番号・PCIe Card物理Slot番号を識別子として知ることができ、この情報をSVPに通知することができる。通知を受けたSVPは、障害PCIe Cardの搭載位置をログに出力し、障害が発生したPCIe Cardを特定できる。 （もっと読む）

【課題】周辺デバイス部のオンラインテスト機能を備えたＣＰＵボード、及びそのオンラインテスト方法を提供することを目的とする。
【解決手段】プログラムを実行するＣＰＵ１と、その周辺デバイス部３−１〜３−ｎと、周辺デバイス部に対して自己診断テストを実行するテスト回路部５と、前記ＣＰＵとテスト回路部とが、夫々異なる周辺デバイス部に同時アクセスを可能に接続するクロスバースイッチ型のバス制御部４とを備え、テスト回路部５は、ＣＰＵのアクセス予測を監視し、ＣＰＵが次にアクセスしない周辺デバイス部に対してテストを行う周辺デバイス部を求め、ＣＰＵが現在アクセス中の周辺デバイス部と異なる周辺デバイス部であり、且つ、次のバスサイクルでもアクセスしない周辺デバイス部を選択して自己診断テストを実行するようにしたことを特徴とする。 （もっと読む）

【課題】複数のＰＣＩｅルートを有する計算機システムにおいて、障害が発生したＰＣＩｅルートのみを閉塞し、システムリセットを回避する。
【解決手段】ＰＣＩｅルート上の障害を検出してＣＰＵにＳＭＩ（システム・メンテナンス・インタラプト）を発行するルートポートと、このＳＭＩを受け付け、ＢＩＯＳを実行することによって、ルートポートを介して障害の発生したＰＣＩｅルートにＰＣＩｅリセットを発行するＣＰＵとを有する計算機を特徴とする。 （もっと読む）

【課題】クロスバーバス回路内に欠陥が生じるか、あるいは使用している間に故障が生じても、故障を回避することを可能にする。
【解決手段】バス間を接続する複数のトランジスタスイッチとを有し、データ伝送先部へのデータ転送を一対一に行うことのできるクロスバーバス１０と、データに判定ビットを付加して、クロスバーバスに送る判定ビット付加装置６と、データ転送の結果が成功したか否かの判定を行う転送結果判定装置１５と、データを保持するデータ保持装置１７と、再転送要求を出力し、データ保持部に保持されているデータをデータ伝送先部に送出させる再転送判定装置１９と、クロスバーバス内の転送経路を選択するとともにこの選択されたトランジスタスイッチの状態をメモリに記憶させ、転送経路に含まれるトランジスタスイッチをオンさせる選択信号を出力する転送経路選択回路１１と、を備えている。 （もっと読む）

【課題】バス障害検出方法及びバスシステムに関し、バス信号の誤り検出のみでなく、故障被疑箇所を容易に行うことができるようにする。
【解決手段】バスマスタの機能部１０がバス４０にアクセスしたときに、該アクセスに係るアドレスのバススレーブの機能部２０，３０が自身のデータバッファをイネーブル化するバスバッファ制御信号を、信号線２４，３４を介してバス調停部５０に取り込み、バスバッファ制御信号を出力したバススレーブの機能部２０，３０と、バス４０に送出されたアドレス信号により特定される機能部２０又は３０とが一致するか否かをバス調停部５０で判定し、不一致のバススレーブの機能部を故障箇所として特定する。バス調停部５０は、故障として特定した機能部に対して、その動作を停止させ、又は切り離す処理を行い、正常動作を継続させる。更にバスの信号レベルをプルアップ又はプルダウンして故障箇所を特定する手段を備える。 （もっと読む）

【課題】 各デバイスとバス間に直列抵抗を挿入して信号を接続し、各デバイス毎に異なる抵抗値を抵抗に与えていることにより、ローレベル又はハイレベルのストール障害の際に信号の電圧値に基づいて障害要因のデバイスを短時間に特定すること。
【解決手段】 デバイス４０毎に抵抗値の異なる直列抵抗３２とスイッチ３１とをデバイス４０とバス１０間のバス信号Ｌ１９に直列に挿入した結合部３０と、バス信号Ｌ１９の計測電圧値が予め決められた時間以上ローレベルとなるとローレベルストールを検出する検出回路２１とを有し、ローレベルストールが検出されると、計測電圧値と各抵抗値から算出される想定電圧値に基づいてローレベルストール要因のデバイス４０を特定し、特定したデバイス４０に該当するスイッチ３１を切断して特定したデバイス４０をバス１０から切り離し復旧させる。 （もっと読む）

【課題】ＩＯ制御回路の配下にデバイスが接続され、そのデバイスの配下に複数のバスが接続された場合でも、障害が発生したバスを閉塞することができるコンピュータシステムを提供する。
【解決手段】本発明のコンピュータシステムは、複数のバス４−１、４−２と、複数のバス４−１、４−２が接続されたデバイス３と、デバイス３に接続されたＩＯ制御回路２とを具備している。デバイス３は、複数のバス４−１、４−２のうちの第１バス４−１に障害が発生したときに、それを表すエラーメッセージを送信する。ＩＯ制御回路２は、エラーメッセージに応じて、第１バス４−１を閉塞する。 （もっと読む）

【課題】ＩＥＥＥ１３９４インターフェース以外の別のインターフェースで、そのＩＥＥＥ１３９４システム機器と接続する必要なしにＩＥＥＥ１３９４インターフェースの故障を検出できる車載電子機器を提供する。
【解決手段】接続ポートＡ１８２をＩＥＥＥ１３９４システム機器２４から切断し、接続ポートＢ１８３をＩＥＥＥ１３９４システム機器２１と接続し、ナビゲーション装置１と接続しているＩＥＥＥ１３９４システム機器２１〜２４の台数を検出する。次に、接続ポートＡ１８２をＩＥＥＥ１３９４システム機器２４と接続し、接続ポートＢ１８３をＩＥＥＥ１３９４システム機器２１から切断し、ナビゲーション装置１に接続しているＩＥＥＥ１３９４システム機器２１〜２４の台数を検出する。検出した台数とナビゲーション装置１に記憶されている接続台数ととより故障を検出し、故障している場合は、その故障している機器を特定する。 （もっと読む）

【課題】復旧に相当な時間を要する制御対象と他の制御対象とは別個の電源ユニットを備え、電源異常発生時の処理をメインＣＰＵに集中させず実行可能な動作制御システムを実現する。
【解決手段】制御ユニット３０ａ〜３０ｃはメインＣＰＵ１からの制御データに基づき制御対象５ａ〜５ｃを制御する。復旧に時間を要する制御対象５ｃのユニット３０ｃが電源ユニット２１の異常を検出した場合は直ちにユニット３０ａ、３０ｂを不活性化しユニット３０ａ、３０ｂに電源ユニット２１の異常を伝達し制御対象５ｃへの制御信号を不活性化しＣＰＵ１に電源ユニット２１の異常を報告する。ＣＰＵ１に障害が発生した場合制御ユニット３０ａ〜３０ｃは一定時間内のＣＰＵ１アクセス不動作により障害発生を検出し制御対象５ａ〜５ｃに固有処理を行ないＣＰＵ１が正常状態の場合の動作状態への移行処理を自律実行する。 （もっと読む）

【課題】 ＬＳＩが暴走したとき、ＬＳＩからＣＰＵへ出力されているＷＡＩＴ信号を解除して、ＣＰＵのハングアップを防ぐＷＡＩＴ信号解除回路を得る。
【解決手段】 ＬＳＩから入力されたＷＡＩＴ信号が所定時間以上継続したとき抵抗１０、コンデンサ１１、及びインバータ１２によってエラー信号を発生させ、ＬＳＩから入力されたＷＡＩＴ信号をＣＰＵへ出力するＯＲゲート１３が、インバータ１２からエラー信号を受けたときＣＰＵへのＷＡＩＴ信号出力を解除し、またエラー信号を受けたＣＰＵがＬＳＩをリセットしてＬＳＩからのＷＡＩＴ信号を解除する。 （もっと読む）

【課題】 インタミッテント障害の発生状態に応じてパスの切換を促し、ストレージシステムの応答性が低下等するのを防止する。
【解決手段】
ホスト１がパスＰ１を用いてストレージ装置２と通信を行う場合において、パスＰ１上に通信タイムアウト等のインタミッテント障害が所定の閾値以上発生したとする。この場合、コントローラ３は、ホスト１からのアクセスへの応答として、ハードウェアエラー応答を返す。ストレージ装置２からのハードウェアエラー応答を受信すると、パス制御部１Ｂは、インタミッテント障害の検出されたパスＰ１（切換元パス）から、他の正常なパスＰ２（切換先パス）に切り換えて、コマンドアクセスを再度試みる。このように、インタミッテント障害の発生状態に応じて、通信パスを切り換えをホスト１に促すことができ、ストレージ装置２の応答性を維持することができる。 （もっと読む）

【課題】ファイバチャネル（ＦＣ）を介して複数のサーバとストレージがネットワーク接続されたシステムにおいて、ストレージの有するチャネルアダプタを経由して複数サーバとの間でデータ受渡しを正常に行なえるかどうかの確認を多くのサーバ環境を準備することなく可能にする。
【解決手段】フレームのデータ転送により、フレームのヘッダに書き込まれた転送情報のうち転送元情報を所望する転送元情報に書き換えて模擬のサーバを転送元にすることにより、複数のサーバがアクセスするストレージのチャネルアダプタを介したデータ受渡しの確認を行なう。 （もっと読む）

【課題】 クロスバ間のインタフェースの停止の可否を判断可能な大規模システムを提供する。
【解決手段】 エラーパケット受信部２１２は受信制御部２１１で受信したパケットのうち、エラー通知パケットのみを受信する。エラー制御部２１３はエラーパケット受信部２１２で受信したエラー通知パケットを受け取り、エラー通知パケットからパーティション情報を抽出してパーティション番号をチェックしたり、受信したエラー通知パケットを他ポートへ報告するためにクロスバ制御部２０１へ送信したり、またクロスバ制御部２０１から他ポートが受信したエラー通知パケットを受け取ってエラーパケット生成部２１５へエラー通知パケットの発行を指示したりする。エラーパケット生成部２１５はエラー制御部２１３から発行指示を受信すると、エラー通知パケットのフォーマットを生成する。 （もっと読む）