【課題】半導体装置が動作状態から待機状態に移行するとき、内部電源電圧の目標電圧からの上昇を抑制する。
【解決手段】非動作状態の負荷回路への電源電流の供給に用いられる電源回路１５において、トランジスタＰＴＲＳ１は、外部電源電圧を受ける電源ノードと出力ノード１８との間に接続される。比較器５０は、第１の入力端子および参照電圧が入力される第２の入力端子を有し、第１および第２の入力端子間の電圧差に応じた制御電圧をトランジスタＰＴＲＳ１の制御電極に出力する。分圧回路４０は、出力ノードの電圧を分圧した電圧を比較器５０の第１の入力端子に出力する回路であり、分圧比を変更可能である。電源回路１５は、負荷回路が動作状態のときに、分圧回路４０の分圧比を第１の分圧比から第１の分圧比よりも高い第２の分圧比に変更する。 （もっと読む）

【課題】向上された動作速度を有する不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法を提供する。
【解決手段】本発明の不揮発性メモリ装置は、データのプログラム、読出し又は消去を遂行する第１プレーン、データのプログラム、読出し又は消去を遂行する第２プレーン、及び第１プレーン又は第２プレーンから共通バスを通じて伝送されるデータを外部へ出力し、外部から受信されるデータを、共通バスを通じて第１プレーン又は第２プレーンへ伝送するデータ入出力回路を含む。第１プレーンでプログラム、読出し又は消去が遂行される時、データ入出力回路は共通バスを通じて第２プレーンとデータを交換する。 （もっと読む）

【課題】インタリーブ動作を実行可能に構成され且つＬＭアドレススキャン動作を実行する半導体記憶装置における消費電力の削減、及び動作の高速化を図る。
【解決手段】複数のカラムのうちの少なくとも１つは、複数ビットのデータの書き込み動作の進行状況を示すＬＭフラグデータを記憶するためのＬＭカラムである。カラム制御回路の各々は、対応するメモリコアにＬＭカラムが存在するか否かを確認するためのＬＭアドレススキャン動作をする。そのＬＭアドレススキャン動作の結果をレジスタに格納し、その後の各種動作においては、前記データラッチ回路に保持されたデータが第１のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行する一方、前記レジスタに保持されたデータが第２のデータである場合、そのメモリコアにおいて前記ＬＭカラムからＬＭフラグデータを読み出す動作を実行しない。 （もっと読む）

【課題】ローデコーダ側に配置される転送トランジスタの特性評価を実施する。
【解決手段】一つの実施形態によれば、半導体記憶装置は、切り替え部、第一の転送トランジスタ、第一のトランジスタ、及び第二のトランジスタが設けられる。切り替え部が第一の状態のときに第一及び第二のトランジスタがオフし、第一の転送トランジスタがオンし、切り替え部が第二の状態のとき第一及び第二のトランジスタがオンする。 （もっと読む）

【課題】フラッシュメモリ装置において、メンテナンス中にリセットが発生した場合であっても、より確実に真の最新値を読み出すことにある。
【解決手段】第２のブロックＢ２への最新値のコピーが完了した後に、第１のブロックＢ１におけるブロック管理値を未使用状態とするとともに、第１のブロックＢ１のデータを消去するメンテナンスが実行される。このように、メンテナンス実行時には、第１のブロックＢ１のブロック管理値は、「＄ＦＦＦ０」から「＄ＦＦＦＦ」とされる。メンテナンス中に電源がオフ状態となるリセットが発生した場合には、ブロック管理値における「＄０」の桁が、１６進法における「１」〜「Ｅ」となる可能性がある。このように、ブロック管理値が１桁の「１」〜「Ｅ」と、３桁の「Ｆ」とで構成される場合には、その値を有するブロックからの最新値の読み出しが規制される。 （もっと読む）

【課題】フラッシュメモリ装置において、ブロック間で最新値をコピーしている間にリセットが発生した場合であっても、真の最新値を認識することにある。
【解決手段】ブロック管理値をアクティブ状態とする際に、ブロック管理値がブロック毎に異なるとともに順に大きくなるように設定される。例えば、ブロック管理値として第１のブロックＢ１には「＄１１１１」が、第２のブロックＢ２には「＄１１１２」が記憶される。このため、たとえ、アクティブ状態であるブロックが複数存在する場合であっても、ブロック管理値が大きいブロックの最新値を読み出すことで、真の最新値を読み出すことができる。 （もっと読む）

【課題】
実施形態は、動作効率の低減を防止可能なメモリシステムを提供する。
【解決手段】
本実施形態のメモリシステムによれば、半導体チップの内部温度とアクセス可否とを対応づけたデータを保持する第１記憶部と、前記半導体チップの内部温度を計測する温度計測部と、前記データから、計測された内部温度に対応するアクセス可否を算出し、アクセス可の半導体チップに対して、シーケンスを実行し、アクセス否の半導体チップに対して、シーケンスを実行しない制御部とを備えることを特徴とする。 （もっと読む）

【課題】
実施形態は、メモリセルの信頼性を向上可能な半導体記憶装置を提供する。
【解決手段】
本実施形態の半導体記憶装置によれば、複数のメモリセルを有するメモリセルアレイと、前記メモリセルのデータを消去する場合において、消去後に第１データを書き込む予定のメモリセルの第１閾値分布を、消去後に第２データを書き込む予定のメモリセルの第２閾値分布より低くする制御回路とを備え、前記第１データを有するメモリセルの閾値分布は、前記第２データを有するメモリセルの閾値分布より低いことを特徴とする。 （もっと読む）

【課題】１つの実施形態は、例えば、不揮発性メモリデバイスの信頼性を改善できるメモリシステムを提供することを目的とする。
【解決手段】１つの実施形態によれば、不揮発性メモリデバイスとモニタ部と変更部とを有することを特徴とするメモリシステムが提供される。不揮発性メモリデバイスは、データを記憶する。モニタ部は、前記不揮発性メモリデバイスに対するデータの書き込み処理及び消去処理による前記不揮発性メモリデバイスの特性をモニタする。変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、書き込み動作とベリファイ動作とが交互に繰り返される前記書き込み処理における書き込み開始電圧の値と書き込み電圧の増加幅との少なくとも一方を変更する。 （もっと読む）

【課題】１つの実施形態は、例えば、出荷後においてメモリセルの動作特性を変更できる半導体記憶装置を提供することを目的とする。
【解決手段】１つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。メモリセルアレイでは、複数のメモリセルが配列されている。記憶部は、選択される候補となる複数の動作パラメータを予め記憶する。選択部は、ユーザからの変更指示に応じて、前記複数の動作パラメータのうち前記メモリセルを動作させるために使用すべき動作パラメータを選択する。起動処理部は、ユーザからの起動指示に応じて、電源を起動するとともに、前記選択部により選択された動作パラメータを前記記憶部から読み出して使用可能な状態に設定する。動作制御部は、前記起動処理部により使用可能な状態に設定された動作パラメータを使用して、前記メモリセルを動作させる。 （もっと読む）

【課題】データ転送速度の切り替えが可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１は、不揮発性メモリ１０と、第１の制御信号の立ち上がりエッジ及び立ち下がりエッジの一方に応答してデータ転送を行う第１のモードと、第２の制御信号の立ち上がりエッジ及び立ち下がりエッジの両方に応答してデータ転送を行う第２のモードとを有し、データ入力時に第１のモードを用いかつデータ出力時に第２のモードを用いるように第１及び第２のモードを切り替えるコントローラ１７とを含む。 （もっと読む）

【課題】リードディスターブを効率良く回避するための技術を提供する。
【解決手段】不揮発性半導体記憶装置（１）は、不揮発性記憶部（１１）と、上記不揮発性記憶部の消去単位とされるブロック毎のデータを、当該ブロックとは異なるブロックに書き直すためのリフレッシュ処理を制御可能なコントローラ（１２）とを含む。上記コントローラは、上記不揮発性記憶部に、第１領域とそれとは異なる第２領域とを設定し、上記第１領域のデータについてのリフレッシュ頻度が、上記第２領域のデータについてのリフレッシュ頻度に比べて高くなるように、リフレッシュトリガが発生される毎に上記第１領域及び上記第２領域についてのリフレッシュ処理を実行する。これにより、リードアクセスが繰り返される場合のリードディスターブを効率良く回避することができる。 （もっと読む）

【課題】 リファレンスメモリセルの閾値電圧を設定するための試験時間を短縮する。
【解決手段】 記憶部は、リファレンスメモリセルのいずれかである選択リファレンスメモリセルを示す情報を記憶する。デコード部は、リアルメモリセルがアクセスされるときに、記憶部に記憶されている情報に応じて選択リファレンスメモリセルに対応する１つの選択信号を出力し、複数のリファレンスセルトランジスタの閾値電圧を設定するときに、複数のリファレンスメモリセルにそれぞれ対応する複数の選択信号を出力する。スイッチ回路は、選択信号をそれぞれ受けてオンし、リファレンスメモリセルのドレインをリファレンスグローバルビット線にそれぞれ接続する。制御部は、リファレンスセルトランジスタの閾値電圧を設定するときに、リファレンスワード線およびリファレンスグローバルビット線をそれぞれ所定の電圧に設定する。 （もっと読む）

【課題】データバイトをＮＯＲフラッシュメモリに書き込む方法を提供する。
【解決手段】
本発明が提供するデータバイトをＮＯＲフラッシュメモリに書き込む方法は、ソフトウェアスイッチを設け、消去停止/再開装置の動作を制御することに用い、組み込んだ書き込みデータバイトの大きさの閾値により、該書き込み前の消去プロセスを停止するかを判断することに用い、ジャーナリングファイルシステムデータを読み取るステップを優先的に行うことを許可し、又は、データバイトを書き込むプロセスの完了を待って、ジャーナリングファイルシステムデータの読み取りを再開する。 （もっと読む）

【課題】フラッシュ及びＳＲＡＭのアクセス時間を改善し、ＡＳＩＣを使用する移動電話機のパワー消費を低減する。
【解決手段】改善されたアクセス時間を備えるフラッシュ及びＳＲＡＭメモリを特定用途集積回路（ＡＳＩＣ）の中に埋込む。フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ１３２を備えるように構成されたフラッシュメモリ列１３０を含む。フラッシュメモリコントローラは、フラッシュマクロの一つへ、同時にフラッシュマクロの他の一つから読出している間に、書込むための読出し間書込みユニット１４４，１４６を含む。フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。 （もっと読む）

【課題】電源遮断による誤書き込みを抑制し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、ワード線及びビット線に接続された複数のメモリセルと、外部電源ＶEXTが第１所定電圧以上か否かを検知し、フラグ信号ＦＬＧＳを出力する低速検知回路４１と、外部電源が第１所定電圧以上か否かを低速検知回路４１より速く検知し、フラグ信号ＦＬＧＦを出力する高速検知回路４２と、ワード線に書き込み電圧を印加する書き込み動作では高速検知回路４２から出力されるフラグ信号ＦＬＧＦを出力し、書き込み動作以外の動作では低速検知回路４１から出力されるフラグ信号ＦＬＧＳを出力する切替回路と、切替回路から出力されるフラグ信号ＦＬＧＦに応じて、書き込み動作を終了させるリカバリ制御回路とを備える。 （もっと読む）

【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するデータ入力バッファ１０２と、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、メモリセルから取得した第２データのエラーを検出するエラー検出回路１０４と、メモリセルから第２データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１とを備える。 （もっと読む）

【課題】メモリセルの状態を安定させることで信頼性を向上させることが可能なメモリシステムを提供する。
【解決手段】実施形態のメモリシステム１は、ワード線当たりのメモリセル群がｎ（ｎ≧２）ページ分の記憶容量を有する不揮発性メモリと、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示すアドレス変換テーブルを管理するランダムアクセスメモリと、前記アドレス変換テーブルを前記ランダムアクセスメモリから前記不揮発性メモリにコピーするデータ確定処理を実行する前に、同一のワード線に対応する前記ｎページへの書き込みの書き込み順序におけるページ数単位での最大距離以上のページ分のダミーデータを、有効データを書き込んだ前記不揮発性メモリに引き続き書き込むメモリコントローラとを備える。 （もっと読む）

【課題】メモリシステム及びメモリシステムの動作方法を提供すること。
【解決手段】本発明に係るメモリシステムは、キャッシュレジスタとメモリセルを具備して、前記キャッシュレジスタを通じて提供されたデータを前記メモリセルに保存するＮＡＮＤフラッシュメモリと、
作業メモリを具備し、前記作業メモリにメタデータを保存して前記ＮＡＮＤフラッシュメモリを制御するコントロールユニットを含み、
スタンバイモード進入のとき、前記メタデータは前記キャッシュレジスタに保存されることを特徴とする。 （もっと読む）