【課題】光源を点滅させてバックライトの輝度を調整する構成において、輝度の高い安定性を得ることが可能で、かつ、電源トランスが音鳴きすることを抑制することが可能な液晶表示装置および液晶テレビジョン装置を提供する。
【解決手段】この液晶テレビジョン装置１００（液晶表示装置）は、画像を表示可能な液晶表示パネル１１１と、５個の第１ＬＥＤ１１２ａと５個の第２ＬＥＤ１１２ｂとを含み液晶表示パネル１１１に光を照射するバックライト１１２と、１次側の電圧をバックライト１１１に供給する２次側の電圧に変換する電源トランス１４と、第１ＬＥＤ１１２ａおよび第２ＬＥＤ１１２ｂに供給される電力（電流）を制御してそれぞれ交互に繰り返し点滅させる制御を行う制御部１２とを備える。 （もっと読む）

【課題】液晶表示制御装置において、部分表示時の駆動ラインを限定することなくフレーム周波数を一定に保つことができ、また、フレーム周波数自体を容易に切換え可能な液晶表示制御装置を提供することにある。
【解決手段】本発明の液晶表示制御装置は、原クロックの分周比、および１走査期間のクロック数を設定するためのレジスタを設け、そのレジスタに外部から設定値を入力できるようにした。 （もっと読む）

【課題】表示素子の駆動を開始する際に流れる電流によって発生するノイズによるＰＬＬ回路の発振周波数及び／又は位相のずれを早く復旧させる。
【解決手段】表示装置が、表示パネルと、表示パネルを駆動するためのドライバと、ドライバに、映像データ信号によって映像データと制御データとを送信する制御装置とを具備している。ドライバは、映像データ信号からクロック再生を行うＰＬＬ回路を備えると共に、映像データに応答して表示パネルを駆動するように構成されている。制御データは、表示パネルの表示素子の駆動を開始することを指示する駆動タイミングデータと、ＰＬＬ回路の周波数及び／又は位相を調節するための特定データであるＰＬＬ調整用データとを含む。制御装置は、駆動タイミングデータの送信の後にＰＬＬ調整用データを送信するように構成されている。 （もっと読む）

【課題】 複数のチップ内の内部回路に供給される動作タイミング用のクロック信号の位相を正確に同期させることができる位相同期回路を提供する。
【解決手段】 第１チップ内において第１クロック信号を遅延させて第２クロック信号を生成し、２クロック信号を第１内部回路の動作タイミング用として第１内部回路に供給する第１遅延手段と、第２クロック信号を遅延させて第３クロック信号を生成する第２遅延手段と、第２チップ内において第１クロック信号を第１チップとの間の第１配線を介して入力し、その入力した第１クロック信号を第２内部回路の動作タイミング用として第２内部回路に供給する入力手段と、第１入力手段によって入力された第１クロック信号を第２配線を介して帰還クロック信号として第１チップに帰還させる帰還手段と、第３クロック信号と帰還クロック信号との位相差が減少するように第１及び第２遅延手段各々の遅延時間を制御する位相比較手段とを備える。 （もっと読む）

【課題】 調光同期信号と輝度調整パルス信号とが同期して常に固定の倍率の関係となり干渉ノイズを回避し、垂直信号の周波数が変動してもパルスデューティが変動しないとともに、出力される輝度調整パルスの周波数を可変とする。
【解決手段】 垂直信号を任意の倍数に逓倍して逓倍信号を出力する逓倍回路と、前記逓倍信号を微分する微分回路と、前記微分回路から出力される信号によりコンデンサに蓄えられた電荷の充放電を行い、前記逓倍信号の周波数が変化しても振幅が一定である鋸歯状波を発生させる鋸歯状波発生回路と、パルスデューティを決定する基準電圧を発生する輝度調整電圧発生回路と、前記鋸歯状波電圧と前記輝度調整電圧とを比較して輝度調整パルス信号を出力する比較回路とを備え、前期輝度調整電圧発生回路はその出力電圧を可変にする回路を含み、前記逓倍回路はその逓倍数を可変にする回路を含む。 （もっと読む）

【課題】多量のデータを高速で転送する必要が生じる表示パネルの大画面化を、容易に実現すること。
【解決手段】本発明に係る表示装置における表示コントローラ２は、表示データＤＡＴＡが格納される記憶領域５０と、表示データＤＡＴＡを表示パネル１に出力するドライバ３０と、記憶領域５０からドライバ３０へ表示データＤＡＴＡが転送される際に用いられるクロックＸＳＣＬを生成するクロック生成回路１０とを備える。クロック生成回路１０によって生成されたクロックＸＳＣＬは、そのクロックＸＳＣＬの周波数ｆＴＲＡＮＳの調節にフィードバックされる。 （もっと読む）

【課題】異なる複数の解像度の画像信号を確実にＬＣＤパネルで表示させることが可能なタイミングコントローラを提供する。
【解決手段】ＬＣＤパネルがＳＶＧＡモードで駆動している状態で水平周期が下限閾値未満である場合に、モード判定回路12が画像信号の解像度をＶＧＡであると判定する。ＬＣＤパネルがＶＧＡモードで駆動している状態で水平周期が上限閾値以上である場合に、モード判定回路12が画像信号の解像度をＳＶＧＡであると判定する。入力信号に周波数変調を加えた場合でも、下限閾値と上限閾値との幅により変調を吸収して、画像信号の解像度を確実に判定できる。解像度に応じて制御信号生成回路13がＬＣＤパネルの駆動のタイミングを制御することで、異なる複数の解像度の画像信号を確実にＬＣＤパネルで表示させることが可能になる。 （もっと読む）

【課題】コスト増を招くことなく、表示パネルに内蔵でき調整作業を必要としない発振回路、電源回路、それを用いた表示装置、携帯端末を提供する。
【解決手段】周波数ばらつきを有する矩形波信号を出力する発振器により形成されたパルス生成部１６１と、パルス生成部１６１の出力矩形波をある周波数範囲内に抑制し、昇圧回路１６３に出力する周波数ばらつき補正部１６２とを有し、周波数ばらつき補正部１６２は、ｎ個のカウンタの縦続接続され、比較入力期間内にパルス生成部から入力される矩形波のハイレベル、ローレベル期間の数をカウントする入力パルスカウンタ１６２１と、上記入力パルスカウンタが任意の数をカウントしたとき、縦続接続された任意のカウンタから最終出力を選択する選択信号を生成するカウンタ値比較回路１６２２と、選択信号を受け、対応するカウンタ値を出力する出力選択回路１６２３と、を含む。 （もっと読む）

【課題】実装面積を増大させることなく、高周波クロック使用時と低周波クロック使用時のフレーム期間を一致させる。
【解決手段】 第１の表示モード用のタイミング信号を発生するための第１のクロックを発生する第１の発振回路１８と、第２の表示モード用のタイミング信号を発生するための第２のクロックであって、前記第１のクロックよりも低い周波数の第２のクロックを発生する第２の発振回路１９と、制御信号に基づいて、前記第１のクロックに基づくタイミング信号によって規定されるフレーム期間に対応させて、前記第２のクロックの周波数を調整する調整手段１７と、を具備したことを特徴とする。 （もっと読む）

【課題】 チャージポンプ型電源回路の駆動パルス信号の周波数を、データクロック信号の周波数が変化しても一定に保つことを可能とすること。
【解決手段】 コントロール回路２３の内部レジスタＨＧＲＥＳに、データクロックＣＬＫの周波数ｆを基に算出された、１水平走査期間における各信号ラインＬｓへの表示信号電圧の印加期間のクロック数を２進数化した８ビットデータが外部入力に従って設定される。ＴＧ２３１は、このレジスタＨＧＲＳの最上位１ビットであるデータＨＧＲＥＳ［７：７］と、基準分周数を指定するデータｆＣＰとをカウンタ２３２に出力する。カウンタ２３２は、データＨＧＲＥＳ［７：７］が「０」ならば、データｆＣＰで指定される基準分周数で、「１」ならば基準分周数の２倍の分周数で、それぞれデータクロックＣＬＫを分周してチャージポンプ駆動パルスＣＰを生成する。 （もっと読む）

【課題】映像信号のためのドットクロックを適切に容易に調整することができる技術を提供する。
【解決手段】ドットクロックの位相調整では、まず、位相が異なる２つのドットクロックを用いて２つの画像データを取得する。そして、２つの画像データに基づいた演算によって、映像信号との位相関係を示す位相関係指標をそれぞれ求め、これらの位相関係指標に基づいてドットクロックに望ましい位相を与える遅延量を決定する。ドットクロックの周波数調整の第１の方法では、まず、仮の逓倍数で生成されたドットクロックを用いて画像データを取得し、この画像データの１ライン上の有効信号領域の長さを求める。そして、この有効信号領域の長さの測定値と既知の長さとの比から、望ましい逓倍数を求める。周波数調整の第２の方法では、サンプリングした画像データに含まれるビート成分を抽出することによって、仮逓倍数と望ましい逓倍数の差を決定する。 （もっと読む）