説明

Fターム[5E034CA07]の内容

サーミスタ、バリスタ (5,260) | バリスタの目的、機能 (365) | 低電圧用 (7)

Fターム[5E034CA07]に分類される特許

1 - 7 / 7


【課題】保護膜を設けることによる素子の初期特性の劣化を招くことなく、耐湿性を改善して、信頼性の高い薄膜バリスタを提供する。
【解決手段】絶縁性の基体1と、基体上に形成されたZnOバリスタ層2と、その表面に、所定の電極間ギャップ13を介して対向するように配設された表面プレーナ型電極3a,3bと、ZnOバリスタ層の表面の少なくとも電極間ギャップ13に露出した領域を覆うように配設された、高抵抗ZnO薄膜からなるバッファ層4と、バッファ層を覆うように配設された保護膜5とを備えた構成とする。
保護膜として、シリコン酸化物薄膜、シリコン窒化物薄膜およびシリコン窒化酸化物薄膜からなる群より選ばれる少なくとも1種を用いる。
バリスタ特性を有するZnO薄膜の表面の結晶粒の平均的な直径を50nm以上とする。
バッファ層である高抵抗ZnO薄膜を、酸素を含む雰囲気中でスパッタ成膜して形成する。 (もっと読む)


【課題】静電気対策素子とコモンモードフィルタとを組み合わせて構成され、5kV以上の保護電圧を得ることが可能な複合電子部品を提供する。
【解決手段】複合電子部品100は、第1及び第2の磁性基体11a、11bと、それらの間に挟まれた機能層12とを備え、機能層12はコモンモードフィルタ層12aと静電気対策素子層12bによって構成されている。静電気対策素子の静電容量は0.35pF以下である。コモンモードフィルタ層12aは、絶縁層16b上に形成された第1のスパイラル導体17と、絶縁層16c上に形成された第2のスパイラル導体18とを備え、コモンモードフィルタの直流抵抗は0.5Ω以上5Ω以下であり、静電気対策素子の静電容量は0.35pF以下である。さらに第1及び第2のスパイラル導体17,18の幅W及び長さLは、√(L/W)<(7.6651−fc)/0.1385で表される関係式を満たしている。 (もっと読む)


【課題】エラー時に、迅速に作動する機構が設けられた過電圧アレスタを提供する。
【解決手段】中間電極と少なくとも1つの外側電極とを備えた過電圧アレスタにおいて、導電性の弾性湾曲部3が中間電極1に取り付けられていて、弾性力Fが外側電極2に加えられており、前記弾性湾曲部と前記外側電極との間に電気構成素子4が設けられており、前記弾性湾曲部は、導電コンタクト要素5を有し、2つの側を備えるスペーサ部材7が設けられており、該スペーサ部材は、一方の側で前記電気構成素子と接続されており、他方の側で前記導電コンタクト要素の孔9に突入し、当該孔に溶融可能材料6を用いて固定されており、前記導電コンタクト要素は、前記溶融可能材料が溶融しない際に前記外側電極2に対して間隔を有し、前記溶融可能材料が溶融した際に、前記外側電極に接触接続される。 (もっと読む)


【課題】素体の表面を保護しつつ、端子電極の形成部位以外の部位へのめっき金属の析出を抑制可能な積層チップバリスタおよびその製造方法を提供する。
【解決手段】本実施形態に係る積層チップバリスタ1は、半導体を主組成とした素体2と、素体2上に形成された端子電極8と、少なくとも端子電極8の形成部位以外の素体2の表層に形成された、アルカリ金属を含有する高抵抗層5と、高抵抗層5上に形成されたガラス層6と、を有する。 (もっと読む)


【課題】インパルス耐量特性に優れ、且つ特性のバラツキを低減することができる酸化亜鉛積層チップバリスタの製造方法を提供する。
【解決手段】酸化亜鉛と、酸化ビスマスと、酸化アンチモンと、酸化コバルトまたは酸化マンガンと、酸化クロムと、ホウ酸と、二酸化ケイ素と、酸化アルミニウムと、を含むバリスタ原料を準備し、バリスタ原料に分散剤を加えてスラリーを作成し、スラリーを用いてグリーンシートを作成し、グリーンシートを積層してグリーンチップを作成し、グリーンチップを、所定温度まで加熱して焼成する酸化亜鉛積層チップバリスタの製造方法であって、焼成は、400℃/hr以上の昇温速度で、所定温度まで昇温させる。分散剤として、α−オレフィンと無水マレイン酸の共重合体を用いることが好ましい。 (もっと読む)


【課題】小型化及び低電圧駆動に対応でき、特性のばらつきが少なく、安価に提供でき、しかもESD耐性及び高温負荷時の信頼性を効果的に高め得る積層バリスタを提供する。
【解決手段】半導体セラミック材料からなるセラミック層2間の所定の界面に沿って複数の内部電極3a,3bが配置されているセラミック素体4と、セラミック素体4の両端面に引き出された所定の内部電極と電気的に接続される外部電極とを備える積層バリスタ1であって、セラミック層2はZnOを主成分とし、副成分として、Prを全体の0.1〜5.0原子%、Coを1.0〜5.0原子%、Al、Ga、及びInの内少なくとも1種を総量で0.002〜0.2原子%、Ca、Sr及びBaの内少なくとも1種を総量で0.005〜0.5原子%、Zrを0.01〜0.2原子%含み、かつ、内部電極3a,3bがAg及びPdを含むことを特徴とする、積層バリスタ1。 (もっと読む)


この発明は、改善された電圧可変材料(「VVM」)を提供する。より詳細には、この発明は、改善されたプリント回路基板と、回路保護を有する改善された素子と、回路保護を有する改善されたデータ通信ケーブルと、この発明のVVM基板を使用する素子を大量生産する方法と、を提供する。VVM基板は、既知の電圧可変材料と結び付けられた導電粒子、及び可能なら半導電性粒子及び/又は絶縁粒子を、基地のプリント回路基板と結び付けられたワニス又はエポキシ樹脂に注入することによって中間のドーターボード又はキャリヤボードに対する必要を省く。 (もっと読む)


1 - 7 / 7