【課題】イオン注入後のアニール後に生じる残留欠陥を除去することができ、その後シリコンエピタキシャル層を形成しても積層欠陥を生じない、高品質な半導体基板の製造方法を提供する。
【解決手段】半導体基板の製造方法であって、少なくとも、シリコン単結晶基板に選択的にイオン注入を行う工程と、該イオン注入後に、前記シリコン単結晶基板の結晶性を回復させる回復熱処理と前記注入イオンを拡散させる拡散熱処理を行う熱処理工程と、該熱処理後に、前記イオン注入工程によって前記シリコン単結晶基板の表面層に形成されたアモルファス層の全部を取り込む厚さの熱酸化膜を形成する熱酸化膜形成工程と、該形成された熱酸化膜を除去する工程と、該熱酸化膜を除去した表面上にエピタキシャル層を形成する工程と、を有することを特徴とする半導体基板の製造方法。 （もっと読む）

【課題】形成する素子に要求される素子間耐圧や素子内部耐圧に応じたディープトレンチ膜を有する半導体装置を提供する。
【解決手段】Ｐ型のシリコン基板１１上に、Ｎ＋型埋め込み層１２と、Ｎ型半導体層１３と、が積層された基板１０と、基板１０にＮ＋型埋め込み層１２の形成位置よりも深く形成され、基板１０内の素子形成領域内を区画するディープトレンチ２０と、ディープトレンチ２０の内壁に沿って形成される側壁酸化膜２３，２４と、ディープトレンチ２０内を埋めるＴＥＯＳ膜を含むディープトレンチ膜２６と、ディープトレンチ膜２６で区画される素子形成領域に形成されるＬＤＭＯＳと、を備え、ディープトレンチ２０は、Ｎ＋型埋め込み層１２の上面よりも浅い位置の境界深さまでの第１のディープトレンチ２１と、境界深さから底部までの第１のディープトレンチ２１よりも小さい開口径を有する第２のディープトレンチ２２によって構成される。 （もっと読む）

【課題】エミツタ・ベース間の接合界面特性の最適化により、性能が改善されたバイポーラ・トランジスタ構造そのおよび製造方法を提供する。
【解決手段】バイポーラ・トランジスタは、（１）半導体基板内に少なくとも部分的に位置決めされたコレクタ領域１５と、（２）コレクタ領域に接触するベース領域１６と、（３）ベース領域に接触するエミッタ領域１６Ａとを含む。エミッタ領域とベース領域の界面は、酸素不純物と、フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの不純物とを含む損傷領域１６Ａをエミツタ開口のベースを含む層１６に形成することにより、バイポーラ・トランジスタの性能を改善する。それらの不純物は、ベース領域を構成するベース材料のプラズマ・エッチング処理または代わりに無水アンモニアおよびフッ化水素処理が後に続く熱処理によって界面に導入することができる。 （もっと読む）

【課題】 本発明は、素子分離酸化膜の膜厚変化部位を所定の膜厚に保持してイオン注入を規制することにより、実効ベース領域の安定化による特性向上を図る半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 素子分離酸化膜５の、素子形成領域６との境界領域に形成される膜厚変化部位１３に所定の厚さのイオン注入規制段部１４を形成することにより、膜厚変化部位１３が全域に亘りイオン注入を規制する所定の厚みで構成されるようにする。 （もっと読む）

【課題】高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】各拡散層形成領域７〜９を相互に位置決めするイオン注入制御開口部１３〜１４を形成する工程を施した後に、各拡散層毎にイオン注入開口部２９，３０を形成するイオン注入マスク層形成工程と、各イオン注入開口部から不純物元素をイオン注入して各拡散層を形成する拡散層形成工程を実施する。イオン注入制御開口部が各拡散層形成工程におけるセルフアライメント構造を構成して各拡散層が形成される。 （もっと読む）

【課題】 層厚の厚い電極部および信頼性の高い保護膜を形成することができる半導体装置の製造方法を提供する。
【解決手段】 半導体層２１の積層方向Ｚの一表面上に電極部３４を形成する。次に半導体層２１および電極部３４とを予め定める第１の温度Ｔ１のＮ_２雰囲気下でシンタ処理し、半導体層２１と電極部３４とのオーミック性を向上させる。次にＰＳＧ膜３５がアニーリングされかつ堆積される予め定める第２の温度Ｔ２において、酸化膜２２の表面と電極部３４の表面とにＰＳＧ膜３５を堆積して形成する。次にＰＳＧ膜３５の一部をエッチングすることによって、電極部３４の一部が露出するように第２貫通孔３７を形成する。 （もっと読む）

本発明は、低減したコレクタ直列抵抗及び低減したコレクタと基板間の静電容量のために、改良された性能を有するバイポーラトランジスタを提供するものである。該バイポーラトランジスタは、リソグラフィ技術で達成し得ない寸法に大きさを低減することができる突起部（５）を含む。突起部（５）は、コレクタ領域（２１）及びベース領域（２２）を備え、該コレクタ領域（２１）は、第一コレクタ接続領域（３）の第一部分を覆い且つ電気的に接続する。第二コレクタ接続領域（１３）は、第一コレクタ接続領域（３）の第二部分を覆い、突起部（５）の側壁を覆う絶縁層（１０，１１）により突起部（５）から分離される。ベース領域（２２）との接触は、突起部（５）に隣接して、絶縁層（１４）で第二コレクタ接続領域（１３）から分離されるベース接続領域（１５）により提供される。コレクタコンタクト（３１）とベースコンタクト（３２）が、第二コレクタ接続領域（１３）の露出部分上と、除去されない一部のベース接続領域（１５）上に同時に形成される。
（もっと読む）

【課題】
動作を高速化させるとともに、小型化を図ったバイポーラトランジスタを備えた半導体装置及びこの半導体装置の製造方法を提供する。
【解決手段】
バイポーラトランジスタのコレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設ける。さらに、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続する。 （もっと読む）

ヘテロ接合バイポーラ・トランジスタ内にゲルマニウム濃縮領域を形成する方法およびゲルマニウム濃縮領域を有するヘテロ接合バイポーラ・トランジスタ。シリコン・ゲルマニウム部分を有するベースが、コレクタの上に形成される。ベースの熱酸化が、熱酸化を受けたシリコン・ゲルマニウム部分の表面上にゲルマニウム濃縮領域を形成させる。エミッタが、ゲルマニウム濃縮部分領域の上に位置して形成される。ゲルマニウム濃縮領域が、改善された高周波／高速動作を含めて、有利な動作特性をヘテロ接合バイポーラ・トランジスタに与える。

（もっと読む）

【課題】 ベース抵抗を低減したバイポーラ・トランジスタを提供する。
【解決手段】 高いｆ_Tおよびｆ_maxを有するバイポーラ・トランジスタ（１００）は、エミッタ（１０４）、ベース（１２０）、およびコレクタ（１１６）を含む。エミッタは、下部（１０８）と、この下部を越えて延在する上部（１１２）とを有する。ベースは、真性ベース（１４０）および外部ベース（１４４）を含む。真性ベースは、エミッタの下部とコレクタとの間に位置する。外部ベースは、エミッタの下部からエミッタの上部を越えて延在し、エミッタの上部の下からエミッタの上部の下よりも外側まで延在する連続導体（１４８）を含む。連続導体は、ベース・コンタクト（図示せず）から固有ベースまでの低電気抵抗の経路を提供する。このトランジスタは、第２の導体（１５２）を含むことができ、これは、エミッタの上部の下に延在せず、これによって、外部ベースを介した電気抵抗を更に低減する。 （もっと読む）