説明

Fターム[5F004FA03]の内容

半導体のドライエッチング (64,834) | エッチング工程前後の処理 (659) | 不純物ドープ (6)

Fターム[5F004FA03]に分類される特許

1 - 6 / 6


【課題】光電変換層への太陽光の入射効率の良好であり、光電変換効率の高い光電変換素子を製造可能な光電変換素子用シリコン基板を歩留まり良く製造する。
【解決手段】一導電型結晶シリコン基板10の一主面10sに、ドライエッチングに対して耐性を有し、且つ、平均粒径が0.05μm〜0.3μmである第1粒子と、第1粒子よりも耐性が低く、且つ、平均粒径が0.05μm〜0.3μmである第2粒子と、第1粒子よりも耐性が低い結着剤とを含む液状組成物を塗布成膜してマスク材を配する工程と、マスク材が配された主面10sにドライエッチングにより太陽光の反射を抑制する凹凸構造10tを形成する工程と、凹凸構造10tに、水素ガスによるドライエッチング処理と、希フッ酸中に浸漬させる処理を順次実施する洗浄工程とを実施する。 (もっと読む)


【課題】複数の処理工程(プロセス)を連続して行う基板処理装置において、チャンバー内の処理ガス流量や処理ガス圧力の大幅な変動に対して短時間で連続的に応答可能な圧力制御を行う圧力制御機器、圧力制御方法および該圧力制御機器を備える基板処理装置を提供する。
【解決手段】処理ガスが供給される減圧状態の処理室で複数の処理工程を行う基板処理装置であって、処理室に処理ガスを供給する処理ガス供給機構と、処理室の内部を排気する排気機構と、排気機構の排気量を調節する排気バルブと、複数の処理工程それぞれに最適な処理ガス圧力を算出するための演算テーブルを複数有し、演算テーブルに基づいて排気バルブの開度を制御する演算制御機構と、を備える基板処理装置が提供される。 (もっと読む)


【課題】 フィン型FETデバイス及びこれの製造方法を提供する。
【解決手段】 半導体デバイスは、基板を準備しそして基板上に半導体含有層を形成することにより形成される。次いで、複数個の開口を有するマスクが、半導体含有層上に形成され、ここでマスクの複数個の開口のうち互いに隣接する開口は、最小構造寸法だけ離されている。その後、半導体含有層の第1部分にドーパントを導入するために、角度付けしたイオン注入が行われ、ここでドーパントがほぼ存在しない残りの部分がマスクの下側に存在する。サブリソグラフィック寸法のパターンを形成するために、半導体含有層のうちドーパントを含む第1部分がこの半導体層のうちドーパントをほぼ含まない残りの部分に対して選択的に除去され、そしてサブリソグラフィック寸法のフィン構造を生じるために、パターンが基板に転写される。 (もっと読む)


【課題】斜めエッチングによる加工に際し、斜め開孔のパターン形状の制御を容易に行うことが可能となるエッチングマスクの形成方法、3次元構造体の製造方法及び3次元フォトニック結晶レーザー素子の製造方法を提供する。
【解決手段】エッチングマスクの形成方法において、基板200表面に、集束イオンビームを照射し、該照射領域にイオン含有部分からなる斜めエッチングに用いるエッチングマスク204を形成する構成とする。また、3次元構造体を製造するに際して、基板200を準備する工程と、前記基板200表面に、上記したエッチングマスクの形成方法を用い、エッチングマスク204を形成するマスク形成工程と、前記エッチングマスク204を用い、前記基板を斜め方向からドライエッチングして複数の開孔を形成するエッチング工程と、を有する製造方法を用いる。 (もっと読む)


【課題】p−MOSトランジスタとn−MOSトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板11の第1領域13、第2領域、14にn型、p型ゲート電極膜34、37を形成する工程と、ゲート電極膜34、37上に第1保護膜38および第2保護膜39を形成する工程と、第2保護膜39に、ゲート電極サイズL1、L2より大きいサイズL3のゲート電極パターンを形成する工程と、第2保護膜39bに選択的に燐イオンを注入し、熱酸化速度が第2保護膜39aより大きくなるようにする工程と、第2保護膜39a、39bを熱酸化し、生成した第1および第2酸化膜42、43を選択的にエッチングして、ゲート電極パターンをスリム化する工程と、スリム化された第2保護膜39a、39bを用いてサイズL1、L2のゲート電極18、23を形成する工程と、を具備する。 (もっと読む)


SOI技法において使用される界面結合エネルギーを促進するための方法が提供される。一実施形態では、界面結合エネルギーを促進するための方法は、酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備し、上記酸化シリコン層の表面及び上記第2の基板の表面に対してドライクリーニング処理を行い、上記第1の基板の上記クリーニングされた酸化シリコン表面を上記第2の基板の上記クリーニングされた表面に対して結合することを含む。 (もっと読む)


1 - 6 / 6