【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】ＳＯＩ基板を使用せずバルク基板を用いてフィン型ＦＥＴを製造すると、従来技術では素子領域と半導体基板との間の絶縁耐圧が低くなっていた。
【解決手段】本発明の半導体装置の製造方法では、素子分離膜の形成時にマスクとして用いる耐酸化用膜を、半導体基板表面に設ける溝部の底部から所定の距離まで離間した部分を除いて立設部の表面に形成することで、立設部の下部の素子分離膜がほぼ一定の膜厚にすることができた。このため、立設部と半導体基板との間の絶縁耐圧が向上し、リークもなく、信頼性が向上した。 （もっと読む）

【課題】大面積のアクティブ面積を有するＳＯＩ基板を製造する。
【解決手段】Ｓｉを含む基板の一つの面の一部の上方に、ＳｉＧｅを含む第１の層と、Ｓｉを含む第２の層とを基板側からこの順に配置する積層部を形成する工程（ａ）と、積層部の上方と基板の積層部が形成された領域とは異なる領域の上方とにまたがる第３の層を形成する工程（ｂ）と、積層部の上方に位置する第３の層及び第２の層の各一部をエッチングすることにより、第１の層の一部を露出させる工程（ｃ）と、工程（ｃ）において露出した第１の層を、基板の第１の面に沿った方向にエッチングする工程（ｄ）と、工程（ｃ）においてエッチングされた第２の層を、基板の第１の面に沿った方向にエピタキシャル成長させる工程（ｅ）と、積層部が形成された領域の基板と、第２の層との間にＳｉＯ_２を含む第４の層を形成する工程（ｆ）と、を含む。 （もっと読む）

【課題】シリコンエピタキシャル層の支えの喪失を防止した、局所ＳＯＩ構造の形成方法の提供。
【解決手段】ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４とシリコンエピタキシャル層３１ＥＳ１，３１ＥＳ２，３１ＥＳ３および３１ＥＳ４が積層された構造において、
それぞれ、Ｎウェル３１ＮＷ及びＰウェル３１ＰＷがＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４側に突き出る構造を形成し、ＳｉＧｅ混晶層３１ＳＧ１〜３１ＳＧ４をエッチングにより除去する際に、支えとなるようにする。 （もっと読む）

【課題】上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間が形成されるのを防止する半導体装置の製造方法を提供する。
【解決手段】支持体膜２２となる酸化膜を形成した後、Ｓｉ、Ｇｅのうち少なくともいずれか一種類以上の物質を支持体膜２２にイオン注入し支持体膜２２を改質することで支持体膜２２の熱膨張係数を調節し、支持体膜２２が上に凸となる反りを緩和、又は反りを凹とすることで熱酸化を行う場合に発生する空洞部の中央での隙間発生を抑制或いは防止する。 （もっと読む）

【課題】良質な半導体装置を提供することを目的としている。
【解決手段】素子分離領域間の凸部１０８を含むシリコン基板１０６と、凸部１０８上の絶縁部１１２と、絶縁部１１２上のシリコンフィン１１４と、上面が凸部１０８の上面よりも低く位置する素子分離領域内の素子分離層１１６と、シリコンフィン１１４に設けられたソース／ドレイン領域と、ソース／ドレイン領域１０４のシリコンフィン１１４の側面から外側に突き出た横方向エピ成長シリコン部１１８と、ゲート電極領域１０２内のゲート絶縁層１２２を介してシリコンフィン１１４上に設けられるゲート電極１２４と、ゲート電極１２４の側面に隣接する第１のスペーサ１２８と、ソース／ドレイン領域１０４内の凸部１０８の側面を覆う第２のスペーサ１３０とを備える。 （もっと読む）

【課題】電子の移動度を向上させたＳＢＳＩデバイスを実現可能とした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上に第１ＳｉＧｅ膜を形成する工程と、その上にＳｉ膜３を形成する工程と、Ｓｉ膜３及び第１ＳｉＧｅ膜をエッチングして島状構造体を形成するとともに、第１溝を形成する工程と、第１溝底面と島状構造体上面及び側面とに絶縁膜を形成する工程と、絶縁膜のうちの島状構造体側面を覆う部分をエッチングして露出させた島状構造体側面と絶縁膜のうちの第１溝底面を覆う部分との間に隙間を形成する工程と、その隙間に第２ＳｉＧｅ膜を形成する工程と、第１溝内から島状構造体上にかけて支持体１０を形成する工程と、第１及び第２ＳｉＧｅ膜を露出させる第２溝を形成する工程と、第２溝を介してエッチングしてＳｉ膜３直下から側面にかけて空洞部を形成する工程と、Ｓｉ膜３とＳｉ基板１とから酸化膜を形成する工程とを含む。 （もっと読む）

【課題】第２半導体層の剥離防止と、第２半導体層の面積増大とを両立できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ＳＢＳＩ法において、ＳｉＧｅ層を除去するための溝を形成する際に、ＳＯＩ層５を第１領域５ａ、第２領域５ｂ及び第３領域５ｃを有する形状に形成する。ここで、第１領域５ａは、平面視でＹ方向から支持体穴ｈにより挟まれる領域である。また、第２領域５ｂは、平面視でＹ方向から支持体穴ｈにより挟まれると共に、Ｘ方向に沿って第１領域５ａと並んで配置される領域である。第３領域５ｃは、平面視で溝Ｈに隣接した状態で、第１領域５ａと第２領域５ｂとを連結する領域である。このような方法によれば、溝Ｈの配置間隔を広げなくても、第２半導体層を平面視で延ばすことができる。 （もっと読む）

【課題】フローティングボディを備える半導体基板と半導体基板の製造方法を提供する。
【解決手段】基板領域１１０、絶縁領域１３０及びフローティングボディー領域１５０を備える半導体基板。絶縁領域１３０は、基板領域１１０上に位置する。フローティングボディー領域１５０は、絶縁領域１３０により基板領域１１０から分離され、絶縁領域１３０上に位置する。基板領域１１０とフローティングボディー領域１５０とは同じ特性を持つ材質で形成される。バルク基板をエッチングして少なくとも一つのフローティングボディーパターンを形成する第１工程と、フローティングボディーパターン下部のバルク領域をエッチングして、バルク基板を基板領域とフローティングボディー領域とに分離する第２工程と、フローティングボディー領域と基板領域との間を絶縁物質で満たす第３工程と、を含む半導体基板の製造方法。 （もっと読む）

【課題】半導体基板上にＳＯＩ構造を部分的に形成する際に、不具合の原因となる溝の形成を防止できるようにした半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層５を形成する工程と、Ｓｉ層５及びＳｉＧｅ層をエッチングして、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴ｈを形成する工程と、支持体穴ｈに支持体１２を形成する工程と、Ｓｉ層５をエッチングして、ＳｉＧｅ層を露出させる溝Ｈを形成する工程と、溝Ｈを介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部を形成する工程と、空洞部内にＳｉＯ₂膜２３を形成する工程と、ＳｉＯ₂膜２３の形成後に、溝ＨにＳｉ膜３１を形成する工程と、Ｓｉ膜３１を熱酸化する工程と、を含む。 （もっと読む）

【課題】Ｓｉ基板上にＳＯＩ構造を部分的に形成する際に、ＳＯＩ層の意図しない削れを少なくすることができ、ＳＯＩ層の膜厚均一性を向上できるようにした半導体装置の製造方法を提供する。
【解決手段】Ｐ型のＳｉ基板（即ち、Ｐ−Ｓｉ）上に例えばイントリンジックのＳｉＧｅ層（即ち、ｉ−ＳｉＧｅ）を形成する工程と、ｉ−ＳｉＧｅ上にＮ型のＳｉ層（即ち、Ｎ−Ｓｉ）を形成する工程と、Ｎ−Ｓｉ下のｉ−ＳｉＧｅを選択的にエッチングして除去することにより、Ｎ−ＳｉとＰ−Ｓｉとの間に空洞部を形成する工程と、を含む。ｉ−ＳｉＧｅを選択的にエッチングして除去する際に、Ｐ−Ｓｉからｉ−ＳｉＧｅにホールを供給することができ、ｉ−ＳｉＧｅのエッチングを促すことができる。また、ｉ−ＳｉＧｅを完全に除去した後も、Ｎ−Ｓｉにホールが蓄積されることはないので、Ｎ−Ｓｉのエッチングを抑制することができる。 （もっと読む）

【課題】電子の移動度を向上させたＳＢＳＩデバイスを実現可能とした半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層５を形成する工程と、Ｓｉ層５及びＳｉＧｅ層をエッチングして、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴ｈを形成する工程と、支持体穴ｈに支持体１１を形成する工程と、Ｓｉ層５をエッチングして、ＳｉＧｅ層を露出させる溝を（紙面の手前と奥側に）形成する工程と、前記溝を介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部２１を形成する工程と、空洞部２１にａ−Ｓｉ膜２５を形成する工程と、ａ−Ｓｉ膜２５を熱酸化してＳｉＯ₂膜２７を形成する工程と、を含む。 （もっと読む）

【課題】多数キャリアの移動度を向上させたＳＢＳＩデバイスを実現可能とした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層５を形成する工程と、Ｓｉ層５及びＳｉＧｅ層をエッチングして、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴を形成する工程と、支持体穴に支持体１１、１２を形成する工程と、Ｓｉ層５をエッチングして、ＳｉＧｅ層を露出させる溝Ｈ１、Ｈ２を形成する工程と、溝Ｈ１、Ｈ２を介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部を形成する工程と、空洞部にＳｉＯ₂膜２３を形成する工程と、引っ張り応力を有する埋め込み膜３１を溝Ｈ１、Ｈ２に形成する工程と、を含む。支持体１１には引っ張り応力を有する絶縁膜を用い、支持体１２には圧縮応力を有する絶縁膜を用いる。 （もっと読む）

【課題】キャリアの移動度が高い歪ＳＯＩ構造を、結晶欠陥少なく且つ安価に形成できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層とＳｉ層５とを順次形成し、その上にＳｉ₃Ｎ₄膜９、１３を形成する。次に、Ｓｉ₃Ｎ₄膜９、１３と、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴ｈを形成する。そして、支持体穴ｈを埋め込むようにＳｉＯ₂膜２１を形成する。次に、ＳｉＯ₂膜２１とＳｉ層５とを部分的にエッチングして、ＳｉＧｅ層を露出させる溝Ｈを形成する。そして、この溝Ｈを介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部２５を形成し、空洞部２５を埋め込むようにＳｉＯ₂膜を形成する。この際、Ｓｉ₃Ｎ₄膜９が有する圧縮応力と、Ｓｉ₃Ｎ₄膜１３が有する引っ張り応力とをＳｉ層５にそれぞれ作用させてＳｉ層５の歪を増大させる。 （もっと読む）

バルク基板上に作製された分離トライゲート半導体本体の作製方法は、バルク基板をパターニングしてフィン構造を作製する工程、前記フィン構造の周囲に絶縁材料を堆積する工程、前記絶縁材料をリセス処理して、前記分離トライゲート半導体本体に用いられる前記フィン構造の一部を曝露する工程、前記フィン構造の曝露された部分の全体にわたって窒化物キャップを堆積して、前記フィン構造の曝露された部分を保護する工程、及び、熱酸化処理を実行して前記窒化物キャップの下に位置する前記フィン構造の保護されていない部分を酸化する工程を有する。前記フィンの酸化した部分は、前記窒化物キャップによって保護される前記半導体本体を分離させる。前記窒化物キャップは除去されて良い。前記熱酸化処理は、前記基板を約900℃乃至約1100℃の温度で約0.5時間乃至約3時間アニーリングする工程を有して良い。
（もっと読む）

【課題】 ボディ領域の導電型とベース領域の導電型が異なるユニポーラトランジスタとバイポーラトランジスタを同一の半導体基板に簡単に作り込む。同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを一度の不純物注入工程で得る。
【解決手段】 活性層１４の第１区画領域２０にはｐ型の深層７ａをリサーフ領域２７とするとともにｎ型の浅層６ａをドリフト領域２６とするユニポーラ型の半導体素子２が形成されており、第２区画領域４０にはｐ型の深層７ａを埋め込みコレクタ領域４７とするとともにｎ型の浅層６ａをベース領域４６とするバイポーラ型の半導体素子４が形成されている。同一深さでの不純物イオンの注入密度が場所によって相違する注入パターンを形成するために、一方の領域にフィールド酸化膜を形成しておいて両領域に同時に不純物イオンを注入する。 （もっと読む）

【課題】フロントゲートとは独立に制御可能なバックゲートを有するＦＥＴをメモリセルとして備え、かつコストの低廉な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、絶縁膜２０と、絶縁膜の上方に設けられたＦｉｎ型半導体１６、１８と、Ｆｉｎ型半導体内を貫通する貫通口４０の内壁に設けられた第１のゲート絶縁膜５０と、貫通口内を貫通し、第１のゲート絶縁膜によってＦｉｎ型半導体から絶縁された第１のゲート電極ＢＧと、第１のゲート電極上にあるＦｉｎ型半導体の側面上および上面上に形成された第２のゲート絶縁膜６０と、Ｆｉｎ型半導体の側面上および上面上に第２のゲート絶縁膜を介して設けられた第２のゲート電極ＦＧとを備えている。 （もっと読む）

【課題】回路素子に高電圧を印加したときに、基板と素子領域を構成するシリコン層との間でコンデンサ誘電体の作用をする埋め込み酸化シリコン２の上面に電荷が蓄えられるのを抑制して、素子のオン抵抗を減少させると共に、素子部で発生した熱を効率よく放出することができる半導体デバイスを得る。
【解決手段】高電圧を取り扱う高電位部１０６と、低電圧を取り扱う低電位部１０５とを同一ＳＯＩ基板上に形成した半導体デバイスにおいて、高電位部１０６をＬＤＤＭＯＳＦＥＴ部１０７と補助コンデンサ部２２とから構成し、ＳＯＩ基板を構成する半導体基板の、高電位部１０６下側に位置する部分を、ＬＤＤＭＯＳＦＥＴ部１０７の埋め込み酸化シリコン層２の下面に、金属層１７、第１の酸化シリコン層１９ａ、低誘電体層１８、および第２の酸化シリコン層１９ｂを順次積層してなる構造とした。 （もっと読む）

【課題】ダミーアクティブエリアの剥がれおよび自己汚染を抑制した半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、バルク基板１０と、バルク基板上に設けられた埋込み絶縁膜２０と、半導体素子が形成されるアクティブエリアＡＡ、および、該アクティブエリアから分離され半導体素子が形成されないダミーアクティブエリアＤＡＡを含み、埋込み絶縁膜上に設けられた半導体層３０と、ダミーアクティブエリアの下で埋込み絶縁膜を貫通してバルク基板に達するように設けられ、ダミーアクティブエリアを支持する支持部４０とを備えている。 （もっと読む）

【課題】コンタクトホールの半導体基板表面への到達を防止できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層５を形成する工程と、Ｓｉ層５及びＳｉＧｅ層を順次、部分的にエッチングして、ＳｉＧｅ層を露出させる溝Ｈを形成する工程と、溝Ｈを介してＳｉＧｅ層をフッ硝酸溶液でエッチングすることによって、Ｓｉ基板１とＳｉ層５との間に空洞部を形成する工程と、空洞部の内部に面するＳｉ基板１の上面及びＳｉ層５の下面をそれぞれ熱酸化して、空洞部内に隙間を残しつつ当該隙間の上下にＳｉＯ₂膜３１ａ及び３１ｂを形成する工程と、ＳｉＯ₂膜３１ａ及び３１ｂによって上下を挟まれた隙間にＳｉ₃Ｎ₄膜３２を形成する工程と、を含む。 （もっと読む）