【課題】半導体装置の信頼性を確保する。
【解決手段】基板と、基板に埋め込まれ、複数の開口部を有する絶縁膜と、複数の開口部内に位置する基板に設けられた複数のダミー拡散層２０と、抵抗素子形成領域４０において、平面視でダミー拡散層２０と重ならないように絶縁膜上に設けられ、かつ第１方向に延伸する複数の抵抗素子１０と、抵抗素子形成領域４０において、絶縁膜上およびダミー拡散層２０上に設けられ、かつ第１方向に延伸する複数のダミー抵抗素子１２と、を備え、ダミー抵抗素子１２は、平面視で、第１方向と基板に水平な面内において垂直な第２方向に並ぶ少なくとも二つのダミー拡散層２０と重なっている。 （もっと読む）

【課題】素子分離酸化膜上に所望の形状の抵抗素子を形成して、抵抗値の精度を高めて信頼性を向上させる。
【解決手段】半導体基板１の表面に形成された所定領域の素子分離酸化膜２上に複数の抵抗素子４が形成された半導体装置であって、抵抗素子４と近接する位置に活性領域３を設けた。抵抗素子４近傍の素子分離酸化膜２を必要な範囲に区切ることができ、ＣＭＰ法による素子分離酸化膜２の研磨の際に素子分離酸化膜２の中央部に凹みが形成されてしまうことを抑止できるため、抵抗素子４の形状の寸法精度を向上させることが可能となる。 （もっと読む）

【課題】チップサイズの縮小化と抵抗値のばらつきの低減化とが両立された抵抗体を有する半導体装置及びその製造方法を提供する。
【解決手段】アナログ回路を構成する半導体装置２１であって、シリコン基板１と、シリコン基板１上に形成されたシリコンを主成分とする線状の抵抗体３と、抵抗体３の両端部のうちいずれかの端部に接して形成された金属シリサイドからなる複数のコンタクト形成領域７と、抵抗体３及び複数のコンタクト形成領域７の上に形成された層間絶縁膜４と、層間絶縁膜４を貫通し、複数のコンタクト形成領域７のそれぞれと層間絶縁膜４上に形成された金属配線６とを電気接続する複数のコンタクトプラグ５とを有し、複数のコンタクト形成領域７のそれぞれの面内パターンは、抵抗体３から、少なくとも２箇所で面内屈曲していることにより、コンタクト形成領域７の一部が抵抗体３に並行して形成されている。 （もっと読む）

【課題】本発明は、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能な半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、監視対象となる電流ラインの配線抵抗成分であるセンス抵抗Ｒｓと、センス抵抗Ｒｓでの降下電圧と所定の閾値電圧を比較して過電流保護信号Ｓｏｃｐを生成する過電流保護回路ＯＣＰと、前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、センス抵抗Ｒｓよりも大きな抵抗値を有するダミー抵抗Ｒｄと；ダミー抵抗Ｒｄの両端に各々接続されたダミーパッドＴ１、Ｔ２と；を集積化して成り、過電流保護回路ＯＣＰは、前記閾値電圧を調整するための閾値電圧調整部を有する構成とされている。 （もっと読む）

【課題】 抵抗値が所望の設計値に対して１％以下で、かつ寄生容量が小さく、比較的大きな電流を流すことができる、抵抗値調整可能な抵抗素子を容易に得る。
【解決手段】 半導体基板に抵抗素子１、３が内蔵された半導体装置において、前記抵抗素子１、３はその抵抗値を一定範囲で調整可能な構造を有し、前記第１の抵抗素子と一対の第２の抵抗素子２が５００マイクロメートル以内に隣接して配置されていて、かつ前記第２の抵抗素子の両端子には各々２つのパッド端子が引き出されている。 （もっと読む）

【課題】ツェナーダイオードを用いることなく基準抵抗との合成抵抗値の増減が可能なトリミング回路及び半導体装置を提供することを目的としている。
【解決手段】本発明のトリミング回路４１０は、抵抗とフューズにより構成されるトリミング回路４１１とトリミング回路４１２とを備える。そして、トリミング回路４１１を基準抵抗Ｒｓと直列に接続し、トリミング回路４１２を基準抵抗Ｒｓと並列に接続することにより、ツェナーダイオードを用いずに端子Ｐ１−接地間の合成抵抗値の増減を可能とした。 （もっと読む）

【課題】 段差及び高温工程の影響を抑制し、抵抗素子の抵抗ばらつきを低減することができる半導体装置を提供する。
【解決手段】 絶縁膜２１上に設けられた第１の抵抗体１３、第１の抵抗体１３の上面及び側面、並びに絶縁膜２１の上面にある抵抗体間絶縁膜２３、及び、側面が、抵抗体間絶縁膜２３を介して第１の抵抗体１３の側面に対向し、上面が、第１の抵抗体１３の上面に形成された抵抗体間絶縁膜２３の上面と同一面をなす第２の抵抗体１５とを有し、第１の抵抗体１３と第２の抵抗体１５とが配線材３５で直列に接続されている。 （もっと読む）

【課題】 絶対値精度が求められる終端抵抗の抵抗値を調整可能とすること。
【解決手段】 インターフェース回路に設けられる終端抵抗１３２は、互いに並列接続された第１〜第Ｎの抵抗素子１４０−１〜１４０−Ｎと、各々が第１〜第Ｎの抵抗素子のうちのｎ（１≦ｎ＜Ｎ）個の各々とそれぞれ直列接続された第１〜第ｎの切断素子１４２−１〜１２−ｎとを含む。第１〜第ｎの切断素子１４２−１〜１４２−ｎの何れかを切断して、絶対値精度が求められる終端抵抗１３２の抵抗値を調整する。 （もっと読む）

【課題】デザインルールが縮小しても高抵抗で抵抗精度の高い抵抗素子と不揮発性半導体記憶素子とを合理的に実現する半導体装置を提供する。
【解決手段】半導体基板に設けられた第１の半導体領域に形成された不揮発性半導体記憶素子と、前記半導体基板に設けられた第２の半導体領域と、前記第２の半導体領域上に形成され前記第１の絶縁膜より厚い第３の絶縁膜と、前記第３の絶縁膜上に前記第１の電極と同一の材料で形成された導電体層と、前記第２の半導体領域、第３の絶縁膜及び導電体層を自己整合的に分離する第２の素子分離と、前記導電体層の上面に形成された第４の絶縁膜と、前記導電体層の両端の前記第４の絶縁膜上に形成され、前記第２の電極の少なくとも一部と同一の材料を含み、前記導電体層に接続された第３及び第４の電極とを具備する抵抗素子とを具備することを特徴とする。 （もっと読む）

【課題】半導体装置の組立製造時に発生する当該半導体装置に対する内部および外部応力による半導体装置の電気特性劣化箇所およびモードを検出することができ、さらに半導体装置製造直後の電気特性劣化を検出する。
【解決手段】電極パッド１の最上層の直下に、ＳｉＮ材で構成された層間絶縁膜３を介して抵抗配線４，６を設け、この抵抗配線４，６を断面方向に対して数層に渡って設ける。各抵抗配線４，６は、その幅および長さを電極パッド１内の一定範囲ごとに変化させ、かつ配線抵抗値の差を各配線にもたせておく。これにより回路構成の端子に電流および電圧を印加すると、電極パッド１直下の特定の範囲において、配線の断線、あるいは異なる抵抗値を有する配線間におけるショート、あるいは電極パッドと配線間にリークが発生した場合に、回路全体の抵抗値変動が発生する。これを検出することにより、半導体装置の電気特性劣化箇所などを検出することができる。 （もっと読む）

【課題】 半導体基板上のパターン密度の疎密によるトランジスタ特性のばらつきを抑制する。
【解決手段】 半導体基板１上の正規のＰｏｌｙ−Ｒ１２等の回路素子に加えて、回路素子のパターン密度が均一になるように、半導体チップ内のほぼ全面にわたって、ダミーの機能素子となるＰｏｌｙ−Ｒ１２ａのパターンを配置する。さらに、このダミー用のＰｏｌｙ−Ｒ１２ａを、アルミ被りによる抵抗値の変動を抑制するためにＬＰ−ＳｉＮ膜１７に覆われた構造とし、アルミ配線による抵抗値の変動を抑えるとともに、パターン密度の疎密による抵抗値、トランジスタ特性の変動を低減する。これにより、パターン密度の疎密によるトランジスタ特性のばらつきをなくし、さらに、アルミ被りによるＰｏｌｙ−Ｒへの影響や、赤外線吸収の素子疎密によるウェーハ内温度差を抑制する。 （もっと読む）