【課題】コア回路と、入力回路と、出力回路とを備えた半導体パッケージにおいて、コア回路のノイズが入力回路及び出力回路に伝播するのを防ぐとともに、クロック信号等の繰り返し周期の信号が入力回路からコア回路へ、もしくはコア回路から出力回路へ伝送される時に発生するノイズを同時に低減すること。
【解決手段】本発明は、コア回路のノイズを他の回路ブロック特に出力回路に伝わらないようにコア回路ブロックとコア回路以外の電源は分離して、かつグラウンドは完全には半導体内部で分離しないで、もう１つの放射ノイズの発生原因となる繰り返し周期信号を伝送する信号配線の近傍にグラウンドパターンを配置する。このグラウンドパターンの位置と幅を規定することで、前記二つの要因で発生するノイズの和が最小となるようにする。 （もっと読む）

【課題】 ＧＨｚ帯伝送を行う場合に、伝送線路の特性インピーダンスを整合することによりＴＥＭ波の伝送を維持することができる。
【解決手段】 １つの半導体チップ内、１つの基板内、１つのシステムを構成する２つのブロック、１つのシステムを構成する２つのブロック間を中継する中継回路、の少なくとも１つに設けられたドライバ回路とレシーバ回路とを接続するツイストペア線路７１は、特性インピーダンスが１００Ωから１３５Ωの範囲でＴＥＭ波を維持する１対のペア線路７３と、ペア線路７３を覆いペア線路７３から空中に放射されるエバーネッセント波を封じ込める金属からなるシールド部７９とを有することで、特性インピーダンスを整合してＧＨｚ帯の差動信号を伝送する。 （もっと読む）

集積回路の中にキャパシタを作製する方法。本発明の基本形態にかかるキャパシタは、容量を増大させるために強いフリンジング電界を利用する。これは平面に平行な平板ではなくて、集積回路の中の２つの面の間に垂直な、重畳している導電性電極を持ったキャパシタを作製することによって達成される。本発明のキャパシタは水平な平板、すなわち平行な平板を付加的に備えていてもよい。本方法によるキャパシタも開示されている。
（もっと読む）

【課題】半導体集積回路のレイアウトにおいて、クロストーク解析に基づくタイミング変更を、より小規模な範囲の変更で実施可能にする。
【解決手段】クロストークノイズが問題となる対象パスを抽出する工程、対象パスを経由する全てのパスについて対象パスへの信号伝搬時間を計算する工程、対象パスにおける信号動作タイミングのオーバーラップ時間を計算する工程、対象パスにおけるフリップフロップのセットアップタイムとホールドタイムのマージン計算を行う工程、その結果から対象パスにおけるフリップフロップのクロックスキューの変動可能範囲を計算する工程、その変動可能範囲内で対象パスにおけるフリップフロップのクロックスキュー調整を行い信号動作タイミングのオーバーラップ時間を変化させる工程を備えたクロストーク改善設計方法による。 （もっと読む）

【課題】束配線を備える電気回路装置、特に半導体集積回路装置のバス配線のクロストークノイズを低減する配線レイアウトを提供すること。
【解決手段】複数の機能ブロックで共通に使用されるバス信号を伝達するバス配線が束状に配置されるバス配線を備える電気回路装置において、前記バス配線を構成する各個別配線（Ａ０〜Ａ７）は３以上であって、互いに隣接する個別配線間で配線経路変更点３，４，…において各個別配線を入れ替えるようにした。 （もっと読む）

【課題】 アナログ・デジタル混載集積回路を形成した半導体装置において、クロストークの発生を防止する。
【解決手段】 Ｎ型シリコン基板１０１の表面にＰ型エピタキシャル薄膜１０２を形成する。このエピタキシャル薄膜１０２の領域１０３にはデジタル集積回路を、領域１０４にはアナログ集積回路領域を、それぞれ形成する。これらの領域１０３，１０４を、トレンチ構造の素子分離膜１０５で完全に分離することにより、ゲート電極１０７から導入されたノイズの大部分は、エピタキシャル薄膜１０２の領域１０３から基板１０１を介して領域１０４に伝搬し、Ｎ⁺ 拡散領域１０９に達する。ここで、Ｎ型シリコン基板１０１とＰ型エピタキシャル薄膜１０２との界面（すなわちＰＮ接合面）には、空乏層が形成されるので、この界面付近の寄生容量Ｃ₈ ，Ｃ₉ は非常に小さくなり、このためノイズ伝搬経路全体の合成容量も小さくなる。したがって、ノイズの伝搬を抑え、クロストークの発生を抑制することができる。 （もっと読む）