【課題】良好な電気的、熱的性能を有していながら、従来のパッケージ・フットプリント及びピン割当てに対応することができるリードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法を提供する。
【解決手段】半導体ダイ・パッケージ１００は、主要部分１４（ａ）と、主要部分１４（ａ）から延びる少なくとも１つのペデスタル１４（ａ）−１と、ダウンセット部分１４（ｂ）と、リード部分１４（ｃ）とを備え、ダウンセット部分１４（ｂ）がリード部分１４（ｃ）と主要部分１４（ａ）の間にあるクリップ構造１４を得る工程と、半導体ダイ１６を得る工程と、及び、クリップ構造１４を半導体ダイ１６に取り付け、少なくとも１つのペデスタル１４（ａ）−１が半導体ダイ１６に面する工程とを含む。 （もっと読む）

【課題】無鉛はんだを用いて実装した表面実装部品の端子接続部分に剥離が生じることの無い高信頼性の回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器の提供。
【解決手段】表面実装部品６のリード５とパッド７のはんだ接合部に、はんだ８とパッド７とリード５とを構成する元素の一部からなる化合物層が形成されている回路基板１の、リード５と接続されるスルーホール２ａを、熱伝導率が１００Ｗ／ｍ・Ｋ以下のニッケル、パラジウム等で形成することにより、表面実装部品６を実装後、回路基板１の裏面にフローはんだ付けを行う際に、スルーホール２ａを介して接合部に伝達される熱量を低減し、接合部の温度を該化合物層の溶融温度以下に維持することにより、接合部界面の剥離を防止し、リード５とパッド７との接続信頼性を向上させる。 （もっと読む）

【課題】十分な接続強度を有し、且つ経時的にも安定な界面が得られ、また十分なぬれ
性、耐ウィスカー性等も確保できるようにしたＰｂフリーはんだ接続構造体および電子機器を提供することにある。
【解決手段】本発明は、Ｐｂフリーはんだとして有力なＳｎ−Ａｇ−Ｂｉ系はんだを、表面にＳｎ−Ｂｉ系層を施した電極と接続したことを特徴とする。このＳｎ−Ｂｉ層中のＢｉ濃度は、十分なぬれ性を得るために１〜２０重量％であることが望ましい。更に高信頼性の継ぎ手が要求される場合には、Ｓｎ−Ｂｉ層の下にＣｕ層を施すことによって、十分な界面強度を有する接続部を得る。 （もっと読む）

【課題】プローブピンの清掃回数を減らすと共に、歩留まりの高い電子デバイスの製造方法、および電子デバイスを提供すること。
【解決手段】電子部品をパッケージ３０内に収容する封止工程と、パッケージ３０の外部に露出した外部端子部２２ｂに半田づけをする半田付着工程と、半田づけした外部端子部２２ｂにプローブピンを接触させて、電子部品との間で信号の入力及び／又は出力を行なうプロービング工程とを備えた電子部品の製造方法であって、半田付着工程の後であって、プロービング工程の前に、外部端子部２２ｂのプローブピンが接触する箇所及びその周辺であるプロービング領域に荷重Ｋをかけるプレス工程を行なう。 （もっと読む）

【課題】プリント基板にはんだ付けされる角柱状のリードを備える電子装置において、リードの角柱部にてはんだによるサイドフィレットを形成しやすくする。
【解決手段】リード３０は、長手方向と直交する方向の断面が矩形状をなす角柱状の角柱部３３を有し、この角柱部３３における長手方向に延びる一つの面がプリント基板２００にはんだ３００を介して接続されるはんだ接続面３３ａとなっている。角柱部３３には、はんだ３００による接続を行うときに、リフロー状態にあるはんだ３００を、角柱部３３におけるはんだ接続面３３ａ側から、はんだ接続面３３ａの両側に位置し長手方向に延びる側面３３ｂ側へと導くはんだガイド手段としての面取り部４０が設けられている。 （もっと読む）

【課題】半田外観検査方法において、正確な良・不良の判定の自動化を可能にする。
【解決手段】半導体装置のリード上に半田を塗布した後の半田外観検査方法であって、
前記リード上の所定領域に照射した光の反射光の、位置に対応する輝度を検出する工程と、
検出された前記輝度について、一軸方向にプロジェクションをとり、所定位置からの距離
に対する輝度のプロファイルを形成する工程と、前記輝度が、半田が塗布されているとき
に得られる値となる距離が、所定の条件を満たす半導体装置を検出し、良品と判定する工
程を具備する。 （もっと読む）